DPN MOS 绝缘栅氮处理技术

发布时间:2008/6/5 0:00:00 访问次数:707

黄英，许志，kim sung lak, zhao richard，利定东

（应用材料中国公司，上海 201203）

摘要：分析了90nm及其以上技术、栅氧化及其氮处理工艺的局限性，强调了等离子体氮处理技术在90nm及其以下技术中的必要性。介绍了应用材料公司dpn mos绝缘栅氮处理技术，并出示了部分试验数据。

关键词：氮处理技术；栅氧化；应用材料

中图分类号： tn305 文献标识码： b 文章编号：1003-353x(2004)05-0029-02

1 引言

自1957年发明mos晶体管以来，由于sio2易于与平面晶体管工艺集成，mos绝缘栅普遍采用sio2。随着集成度的不断提高，绝缘栅厚度也在不断减小，表1所示为最小特征尺寸与有效绝缘栅厚度的对比。从表1可见，对于90nm及其以下技术，mos绝缘栅厚度需小于1.5nm。

对于纳米级厚度的栅氧化，工艺难度大，氧化层厚度均匀性难以控制。图1所示为高分辨率隧道电子显微镜(hrtem) 照片。由图可见，仅仅由于原子晶向所产生的厚度偏差就有0.2-0.4nm。从工艺制造角度来看, 有必要对sio2进行氮化处理以期在理想的物理栅厚度下，尽量减小有效绝缘栅厚度。

减小有效绝缘栅厚度,将影响到栅与沟道间的隧道电流，增加器件的功耗。根据隧道理论,隧道电流将随着绝缘栅厚度的减小而迅速增大,假定绝缘栅厚度减至1.5nm，栅漏电流将增至约1000a/cm2。参考下列公式

式中，tph为绝缘栅物理厚度；md为隧道质量；фb为绝缘栅与si接触间的势垒高度。

规模生产中，目前普遍采用的是栅氧化后进行氮化处理以解决上述问题。

2 常规栅氮处理技术有效绝缘栅厚度

栅氧化后进行氮处理，可提高绝缘栅介电常数，以期在理想的物理栅厚度下，尽量减小有效绝缘栅厚度。

下式表达了有效绝缘栅厚度与栅物理厚度的关系

式中，tx为绝缘栅物理厚度；teq为绝缘栅等效厚度；ex为氮处理后绝缘栅的电介常数；eoxide绝缘栅的介电常数。

氮化处理后的绝缘栅，介电常数增大，势垒强度提高，因而栅漏电流也相应减小。

提高介电常数必须提高氮掺杂浓度，氮浓度高，因而介电常数高。常规绝缘栅后的氮处理，不能满足90nm及其以下技术对氮掺杂浓度的要求。

常规氮处理后，绝缘栅中的氮浓度仅有约e14cm3，而90nm及其以下技术对氮掺杂浓度的要求约e15cm3，相差一个数量级。

常规氮处理技术的另一弱点是绝缘栅中的氮主要集中于硅-sio2界面，经后续工序热处理后，集中于硅-sio2界面的氮原子很容易扩散进入沟道中，造成沟道内载流子电迁移率下降。图2所示为常规氮化处理后绝缘栅中的氮分布。

3 dpn工艺

基于常规氮处理技术在90nm以下技术的不足，应用材料公司通过对其成熟产品dps腔体进行相应的改进后，开发了dpn（decoupled plasma nitridation）工艺。该工艺成功地应用于90nm及其以下技术, 电参数测试结果表明，采用dpn处理后，可降低10%，同时栅漏电流可降低一个数量级。概括起来dpn氮化处理主要包括等离子氮处理及氮处理后的退火工艺（图3）。

这两步工艺的高度集成是整体dpn工艺的关键。等离子氮化后，游离态的n原子集中在绝缘栅表面，不稳定及易挥发，需及时进行固化，使n 原子与sio2分子键合，形成si—n—o 稳态结构。