如何保证RTL设计与综合后网表的一致性
发布时间:2007/8/15 0:00:00 访问次数:717
在超大规模数字集成电路的设计中,我们使用逻辑综合工具来完成从RTL设计到门级网表的转化。我们希望它综合出的门级网表与我们的RTL设计在逻辑和时序上完全一致。但是某些书写风格和设计思路却会造成两者不一致的情况,降低我们的工作效率。本文列举了三种RTL设计与综合后网表不一致的情况,并给出了解决方法。我们以Design Compiler为例,来说明设计RTL时应该注意的问题。在仿真和调试时,我们使用了NC-Verilog和Debussy。
点击此处查看PDF全文
来源:电子工程专辑
在超大规模数字集成电路的设计中,我们使用逻辑综合工具来完成从RTL设计到门级网表的转化。我们希望它综合出的门级网表与我们的RTL设计在逻辑和时序上完全一致。但是某些书写风格和设计思路却会造成两者不一致的情况,降低我们的工作效率。本文列举了三种RTL设计与综合后网表不一致的情况,并给出了解决方法。我们以Design Compiler为例,来说明设计RTL时应该注意的问题。在仿真和调试时,我们使用了NC-Verilog和Debussy。
点击此处查看PDF全文
来源:电子工程专辑
上一篇:如何鉴别扬声器的音质
上一篇:多普勒效应
热门点击
- 家用录像机的伺服系统
- NICAM(数字丽音)的基本原理
- 基于专用芯片组的电参量测量模块
- 高压稳定电路
- CL的一款空调遥控器
- TDA三片IC色解码电路
- 并联型开关稳压电源
- 新型抑制浪涌电流电路的设计
- 浅谈录像影碟控制系统
- 电子元器件知识:IC封装大全宝典
推荐技术资料
- DS2202型示波器试用
- 说起数字示波器,普源算是国内的老牌子了,FQP8N60... [详细]