actel公司日前宣布推出名为coreconsole的ip开发平台(idp)，有助于简化以fpga为基础系统级应用的构建。利用coreconsole，设计人员可以迅速组建以fpga为基础设计的元件，包括系统处理器、可配置微处理器子系统及互连总线。该工具将协助以flash为基础单芯片actelfpga引进全新arm7系列软ip微处理器coremp7的开发。coreconsoleidp能让用户专注于系统而非个别元件，因此可及早进行系统级评估，缩短整个系统的开发时间。

　　采用actel的coremp7进行系统级设计需要在微处理器内核周围引进一个支持子系统。该子系统内容包括中断控制器、内存控制器、计时器、串连接口、i/o端口和上电复位(por)电路。利用coreconsole能简化该子系统的引进和配置，通过自动实现部件的组构，让用户在图形界面上完成子系统的功能装配，从而将开发时间从数日缩短到数分钟。

　　在开发过程的设计入门阶段中，coreconsole是个总线中枢工具，自动将ip内核连接到互连总线。该工具配有ip块衔接管理器，能将ip块(包括用户ip)轻松地衔接成为可进行合成和模拟的rtl，并可在actel的libero集成设计环境(ide)中使用。此外，coreconsole还配有一个ip库，可提供存取至actel的coremp7、子系统元件和其它由acteldirectcore系列授权的ip，以及来自actel的companioncore伙伴的第三方ip。

　　coreconsole是在rtl之上的抽象层面上实现，并独立于互连总线、处理器、子系统和各ip块，因此适用于不同的互连标准、未来的处理器ip，以及各式广泛的ip块。此外，coreconsole还提供所有相关的ip软件驱动器，以配合微处理器软件程序开发工具的使用。

　　coreconsole工具的windows用户界面具备图形化、直观和易用的优点，支持处理器子系统功能、acteldirectcore、companioncore和用户自定ip块的实施和配置。ip与总线衔接后，coreconsole便会生成一个系统互连测试台，可用来验证和调试fpga构件中的设计连接。

　　coreconsole采用spirit(structureforpackaging,integratingandre-usingipwithintool-flows)计划定义的方法，包含基于xml编码的基底结构，允许设计人员使用其spirit标准兼容的内核，并保证不同厂商之间的ip转移。

　　coreconsoleidp工具一年授权协议的价格为395美元，现已由actel提供。