引言
　　由于计算机工业朝着能在1v下提供高达200a电流的dc-dc转换器进发，因此，pcb布线技术需要满足这个极具挑战性的新兴转换器的要求。为了比较各种布线缺陷的影响，我们重点研究电路中寄生电感的影响，尤其是那些与开关mosfet的源、漏、栅极相关的寄生电感。我们构建了一个用于测试dc-dc转换器的pcb，该转换器可输入12v dc并将其转换为1.3v，输出电流高达20a。我们使用插件板 (plug-in board) 进行组装，可以随时分别或同时改变每个mosfet电极处的电感（图1）。我们选择将电感数值作为专门设计的2英寸插件板总体电感的百分比，而非实际数值，因为布线人员只知道特定迹线的长度而未必知道其电感的数值。

　　试验设计
　　我们使用转换器效率来度量这些寄生电感的影响。这是因为效率是测量dc-dc转换器性能的标准指标。试验分为如下部分：
---● 调节mosfet漏、源和栅极的各个电感值的比例系数，用测量其转换效率的结果来观察对同步整流器的影响。
---● 通过上述任意两项的组合，以了解它们之间的相互关系。
---● 电感测试板具有43nh的电感量，一般被设置为 0%、25%、50%和100%。
---在我们进行的试验中，电感测试板上的寄生电阻影响很小，可忽略。由于寄生电感的有害影响与频率有关，所以我们是在三种预置开关频率下进行试验：300khz、600khz和1mhz。这样我们就可以认识到在未来将设计从正常开关频率转移至更高频率时对设计有何重要性。
---大家都知道在功率电路中，所有迹线的长度必须保持最短，以避免电压和电流的振铃现象、降低电路板的总emi，并避免对电路中“较稳定”组件造成负面影响(特别是对模拟控制电路和相关组件)。另外，参考资料显示控制mosfet的源极电感对于源极电流下降时间的增加有着非线性影响，从而造成更大的功耗和更低的转换效率 (见图2)。
---图2中ch1是高端 (hs) mosfet m1的栅极-接地处电压。ch2是同图中hs mosfet m1的源极-接地处电压。图2中m1迹线ch1-ch2的计算值，表示hs mosfet的栅-源电压。ch3和ch4分别是m2和m1的漏电流。
---除上述现象外，源电感还会在开关节点处造成振铃。
---栅极和漏极电感在两个电极上均会引起振铃，并造成进一步的损耗。每个循环相关的损耗p1可计算为
---1/2×i2×l×fs
---此处i是电感中的电流；l是寄生电感；fs是开关频率，此时存储在寄生电感器中的所有能量在振铃过程中被耗散（见图3）。
---图3 描述典型漏极寄生电感中的振荡电流和电压。注意在下一个开关周期开始之前电流和电压波形趋向于零。储存在电感器中的能量被转换为相关寄生电阻的热量。
---最后，对于两个或以上并联mosfet的情况，源极电感的不平衡会导致电流分布不平衡，进而造成更大的损耗，使效率更低。