日前，altera公司在其一年一度的altera sopc world上发布了第三代带有嵌入式串行收发器的fpga——stratix ii gx，这也是altera在90nm工艺上的第三代产品。它针对最佳信号完整性进行设计，整合了高速度和高密度的fpga架构，低功耗收发器数量高达20个，工作速率在622 mbps至6.375 gbps之间，为高速串行收发器应用和协议提供了完整的可编程解决方案。

altera根据客户需求和今后的协议发展趋势，确定了stratix ii gx收发器的数据范围。该公司亚太区产品市场经理林庆介绍说：“stratix ii gx的目标协议是市场上流行和具有增长潜力的协议。我们发现协议‘最佳应用点’为1 gbps至6.375gbps之间，市场需求集中在这个区间。stratix ii gx的工作速率在622 mbps至6.375 gbps之间，覆盖了最佳应用点，可以满足80%以上的市场需求。”吸取上一代stratix gx的经验，stratix ii gx采用过采样技术，可工作在270 mbps。stratix ii gx收发器的硬件ip支持多种pcs协议，包括pci express、cei-6g-lr/sr、sdi、xaui、sonet、serial rapidio、gbe和seriallite ii。

altera强调了stratix ii gx fpga优异的信号完整性和低功耗特性。stratix ii gx收发器采用片内动态可编程发送预加重、接收均衡和输出电压控制技术优化眼图。而且，通过改进的封装和芯片设计优化技术，可设计实现标准i/o同类最佳的信号完整性。altera公司表示，发射器具有较低的抖动，以及最大500%的预加重；接收器具有优异的抖动容限，以及最大17db的均衡。

功耗方面，stratix ii gx收发器每通道在6.375 gbps时，功耗为225 mw，3.125 gbps时，功耗仅为125 mw。林庆介表示，这得益于stratix ii gx灵活的收发器pll和时钟模式。他解释说，stratix ii gx fpga在四个区域布置其收发器，每个由两个不同的时钟源驱动，每个时钟源可采用一个高速和一个低速锁相环。这种时钟和pll组合支持四种不同的数据速率，优化了功耗和抖动。而竞争器件在整个范围内，两个发射器共用一个pll，功耗是静态的。

通过采用与stratix ii fpga系列相同的fpga架构，stratix ii gx系列延续了其高密度和高性能的优点。stratix ii gx器件的等价逻辑单元(le)数量高达132,540，嵌入式存储器达到6.7 mbits。

altera同时还发布了支持stratix ii gx fpga系列的quartus ii设计软件5.1。它将于2006年第一季度提供stratix ii gx器件系列第一个型号的工程样片。用户现在可以采用hspice模型和altera quartus ii设计软件5.1开始其stratix ii gx设计。