莱迪思推出新型跨越式可编程逻辑器件
发布时间:2008/6/3 0:00:00 访问次数:318
莱迪思半导体公司日前公布其新的machxo系列，以及最早的两款产品——machxo256和machxo640。这种新型跨越式可编程逻辑器件支持传统上由高密度的cpld或者低容量的fpga所实现的应用。machxo器件适用于多种功能的实现，诸如总线桥接、接口、控制逻辑、时钟管理、电源及复位控制、粘合逻辑、存储器控制以及asic和fpga配置，应用领域涉及汽车、消费品、通信、计算、工业、医疗、军用和网络市场。
莱迪思还在该系列产品中增加了分布式存贮器、一种低待机功耗的睡眠模式，以及通过莱迪思特有的transfr技术更新逻辑配置的功能。此外，在较大的系列成员中，增加了对嵌入式ram
(ebr)和锁相环(pll)时钟电路，以及pci和lvdsi/o的支持，提供了通常仅在传统的fpga结构中才有的功能。与此同时，还保留了莱迪思前几代cpld的瞬时上电、单片和高速的特点。
machxo逻辑器件建立在低成本的130nm嵌入式flash处理工艺上。它能够在单芯片中瞬时工作。高达3.5ns的管脚至管脚延时使得器件能够满足当代系统设计的高速要求。“e”型machxo器件采用了1.2v逻辑核技术，适用于超低功耗的应用。一个片上的电压调整器使得“c”型machxo器件可以支持1.8v、2.5v或3.3v的外部电压，从而支持传统的系统电源要求。
machxo系列有四个密度等级，包括256、640、1200和2280lut的器件，用户的i/o数目从78至271个。封装形式包括四方扁平封装(tqfp)、8×8mm的芯片尺度bga(csbga)和100到324管脚的微间距bga(fpbga)。machxo1200和machxo2280支持1或2个模拟锁相环，以及1或3个9k位的嵌入式ram块，每个器件分别有9.2k或27.6k位的块存储器。flash使得每个ebr块不仅可以被配置成标准的单口和双口ram功能，而且可以成为非易失性的用户rom。专用的“硬”fifo支持逻辑提高了fifo实现的效率，并且无需额外的lut用于指针和标志功能。
在每个器件的内核中是一个查找表阵列，可以用来实现逻辑和小型的分布式存储器。这个阵列被灵活的i/o所包围，这些i/o能够实现多种流行的i/o标准，如lvcmos。在大一些的器件中，还支持pci和lvds。
睡眠模式可减少100倍的待机功耗，支持那些要求低功耗的应用。该器件还支持莱迪思特有的transfr(透明的现场重新配置)技术，能够在器件使用sram配置存储器继续正常工作的情况下，对flash配置存储器进行透明的编程。新的配置可以方便的在数毫秒中从flash下载到sram块中。transfr技术使得器件能在不严重中断系统运行的情况下实现更新，确保了现场逻辑更新的灵活性。
用于machxo器件的完整的时序驱动设计包含在莱迪思的isplever设计工具套件中。mentor
graphics的precisionrtlsynthesis和synplicity的synplify综合工具支持vhdl和verilog设计输入。isplever软件提供了一整套实现、验证和编程工具。
isplever5.0servicepack1即可从莱迪思的网站上下载。machxo256和machxo640器件的评估板可供购买，起始价格为99美元(仅供参考)。640和256器件现在即可获取，1200和2280可望在2005年内出样。对于大批量(25万片)，256lut的machxo256器件售价低至1.5美元(仅供参考)，而640lut的machxo640器件售价低至2.25美元(仅供参考)。
莱迪思还在该系列产品中增加了分布式存贮器、一种低待机功耗的睡眠模式，以及通过莱迪思特有的transfr技术更新逻辑配置的功能。此外，在较大的系列成员中，增加了对嵌入式ram
(ebr)和锁相环(pll)时钟电路，以及pci和lvdsi/o的支持，提供了通常仅在传统的fpga结构中才有的功能。与此同时，还保留了莱迪思前几代cpld的瞬时上电、单片和高速的特点。
machxo逻辑器件建立在低成本的130nm嵌入式flash处理工艺上。它能够在单芯片中瞬时工作。高达3.5ns的管脚至管脚延时使得器件能够满足当代系统设计的高速要求。“e”型machxo器件采用了1.2v逻辑核技术，适用于超低功耗的应用。一个片上的电压调整器使得“c”型machxo器件可以支持1.8v、2.5v或3.3v的外部电压，从而支持传统的系统电源要求。
machxo系列有四个密度等级，包括256、640、1200和2280lut的器件，用户的i/o数目从78至271个。封装形式包括四方扁平封装(tqfp)、8×8mm的芯片尺度bga(csbga)和100到324管脚的微间距bga(fpbga)。machxo1200和machxo2280支持1或2个模拟锁相环，以及1或3个9k位的嵌入式ram块，每个器件分别有9.2k或27.6k位的块存储器。flash使得每个ebr块不仅可以被配置成标准的单口和双口ram功能，而且可以成为非易失性的用户rom。专用的“硬”fifo支持逻辑提高了fifo实现的效率，并且无需额外的lut用于指针和标志功能。
在每个器件的内核中是一个查找表阵列，可以用来实现逻辑和小型的分布式存储器。这个阵列被灵活的i/o所包围，这些i/o能够实现多种流行的i/o标准，如lvcmos。在大一些的器件中，还支持pci和lvds。
睡眠模式可减少100倍的待机功耗，支持那些要求低功耗的应用。该器件还支持莱迪思特有的transfr(透明的现场重新配置)技术，能够在器件使用sram配置存储器继续正常工作的情况下，对flash配置存储器进行透明的编程。新的配置可以方便的在数毫秒中从flash下载到sram块中。transfr技术使得器件能在不严重中断系统运行的情况下实现更新，确保了现场逻辑更新的灵活性。
用于machxo器件的完整的时序驱动设计包含在莱迪思的isplever设计工具套件中。mentor
graphics的precisionrtlsynthesis和synplicity的synplify综合工具支持vhdl和verilog设计输入。isplever软件提供了一整套实现、验证和编程工具。
isplever5.0servicepack1即可从莱迪思的网站上下载。machxo256和machxo640器件的评估板可供购买，起始价格为99美元(仅供参考)。640和256器件现在即可获取，1200和2280可望在2005年内出样。对于大批量(25万片)，256lut的machxo256器件售价低至1.5美元(仅供参考)，而640lut的machxo640器件售价低至2.25美元(仅供参考)。
莱迪思半导体公司日前公布其新的machxo系列，以及最早的两款产品——machxo256和machxo640。这种新型跨越式可编程逻辑器件支持传统上由高密度的cpld或者低容量的fpga所实现的应用。machxo器件适用于多种功能的实现，诸如总线桥接、接口、控制逻辑、时钟管理、电源及复位控制、粘合逻辑、存储器控制以及asic和fpga配置，应用领域涉及汽车、消费品、通信、计算、工业、医疗、军用和网络市场。
莱迪思还在该系列产品中增加了分布式存贮器、一种低待机功耗的睡眠模式，以及通过莱迪思特有的transfr技术更新逻辑配置的功能。此外，在较大的系列成员中，增加了对嵌入式ram
(ebr)和锁相环(pll)时钟电路，以及pci和lvdsi/o的支持，提供了通常仅在传统的fpga结构中才有的功能。与此同时，还保留了莱迪思前几代cpld的瞬时上电、单片和高速的特点。
machxo逻辑器件建立在低成本的130nm嵌入式flash处理工艺上。它能够在单芯片中瞬时工作。高达3.5ns的管脚至管脚延时使得器件能够满足当代系统设计的高速要求。“e”型machxo器件采用了1.2v逻辑核技术，适用于超低功耗的应用。一个片上的电压调整器使得“c”型machxo器件可以支持1.8v、2.5v或3.3v的外部电压，从而支持传统的系统电源要求。
machxo系列有四个密度等级，包括256、640、1200和2280lut的器件，用户的i/o数目从78至271个。封装形式包括四方扁平封装(tqfp)、8×8mm的芯片尺度bga(csbga)和100到324管脚的微间距bga(fpbga)。machxo1200和machxo2280支持1或2个模拟锁相环，以及1或3个9k位的嵌入式ram块，每个器件分别有9.2k或27.6k位的块存储器。flash使得每个ebr块不仅可以被配置成标准的单口和双口ram功能，而且可以成为非易失性的用户rom。专用的“硬”fifo支持逻辑提高了fifo实现的效率，并且无需额外的lut用于指针和标志功能。
在每个器件的内核中是一个查找表阵列，可以用来实现逻辑和小型的分布式存储器。这个阵列被灵活的i/o所包围，这些i/o能够实现多种流行的i/o标准，如lvcmos。在大一些的器件中，还支持pci和lvds。
睡眠模式可减少100倍的待机功耗，支持那些要求低功耗的应用。该器件还支持莱迪思特有的transfr(透明的现场重新配置)技术，能够在器件使用sram配置存储器继续正常工作的情况下，对flash配置存储器进行透明的编程。新的配置可以方便的在数毫秒中从flash下载到sram块中。transfr技术使得器件能在不严重中断系统运行的情况下实现更新，确保了现场逻辑更新的灵活性。
用于machxo器件的完整的时序驱动设计包含在莱迪思的isplever设计工具套件中。mentor
graphics的precisionrtlsynthesis和synplicity的synplify综合工具支持vhdl和verilog设计输入。isplever软件提供了一整套实现、验证和编程工具。
isplever5.0servicepack1即可从莱迪思的网站上下载。machxo256和machxo640器件的评估板可供购买，起始价格为99美元(仅供参考)。640和256器件现在即可获取，1200和2280可望在2005年内出样。对于大批量(25万片)，256lut的machxo256器件售价低至1.5美元(仅供参考)，而640lut的machxo640器件售价低至2.25美元(仅供参考)。
莱迪思还在该系列产品中增加了分布式存贮器、一种低待机功耗的睡眠模式，以及通过莱迪思特有的transfr技术更新逻辑配置的功能。此外，在较大的系列成员中，增加了对嵌入式ram
(ebr)和锁相环(pll)时钟电路，以及pci和lvdsi/o的支持，提供了通常仅在传统的fpga结构中才有的功能。与此同时，还保留了莱迪思前几代cpld的瞬时上电、单片和高速的特点。
machxo逻辑器件建立在低成本的130nm嵌入式flash处理工艺上。它能够在单芯片中瞬时工作。高达3.5ns的管脚至管脚延时使得器件能够满足当代系统设计的高速要求。“e”型machxo器件采用了1.2v逻辑核技术，适用于超低功耗的应用。一个片上的电压调整器使得“c”型machxo器件可以支持1.8v、2.5v或3.3v的外部电压，从而支持传统的系统电源要求。
machxo系列有四个密度等级，包括256、640、1200和2280lut的器件，用户的i/o数目从78至271个。封装形式包括四方扁平封装(tqfp)、8×8mm的芯片尺度bga(csbga)和100到324管脚的微间距bga(fpbga)。machxo1200和machxo2280支持1或2个模拟锁相环，以及1或3个9k位的嵌入式ram块，每个器件分别有9.2k或27.6k位的块存储器。flash使得每个ebr块不仅可以被配置成标准的单口和双口ram功能，而且可以成为非易失性的用户rom。专用的“硬”fifo支持逻辑提高了fifo实现的效率，并且无需额外的lut用于指针和标志功能。
在每个器件的内核中是一个查找表阵列，可以用来实现逻辑和小型的分布式存储器。这个阵列被灵活的i/o所包围，这些i/o能够实现多种流行的i/o标准，如lvcmos。在大一些的器件中，还支持pci和lvds。
睡眠模式可减少100倍的待机功耗，支持那些要求低功耗的应用。该器件还支持莱迪思特有的transfr(透明的现场重新配置)技术，能够在器件使用sram配置存储器继续正常工作的情况下，对flash配置存储器进行透明的编程。新的配置可以方便的在数毫秒中从flash下载到sram块中。transfr技术使得器件能在不严重中断系统运行的情况下实现更新，确保了现场逻辑更新的灵活性。
用于machxo器件的完整的时序驱动设计包含在莱迪思的isplever设计工具套件中。mentor
graphics的precisionrtlsynthesis和synplicity的synplify综合工具支持vhdl和verilog设计输入。isplever软件提供了一整套实现、验证和编程工具。
isplever5.0servicepack1即可从莱迪思的网站上下载。machxo256和machxo640器件的评估板可供购买，起始价格为99美元(仅供参考)。640和256器件现在即可获取，1200和2280可望在2005年内出样。对于大批量(25万片)，256lut的machxo256器件售价低至1.5美元(仅供参考)，而640lut的machxo640器件售价低至2.25美元(仅供参考)。
相关技术资料- 6-30入门型微控制器超值 GD32C231 系列
- 6-30 128 个光电二极管传感器MDC91128
- 6-30低噪声、电流输入模数转换器 (ADC)应用详解
- 6-30Delta-Sigma（ΔΣ）模数转换器（ADC）系列
- 6-30128 通道、20 位电流数字转换器
- 6-30全新混合架构Lion Cove + Skymont
- 6-28新一代骁龙8系列旗舰芯片应用研究
- 6-28有源高通滤波器(RC4558DN)应用详解
- 6-28WTC6216触摸式按键设计应用探究
- 6-28中嵌入式存储器ASIC和SoC设计特点优势
- 6-2816V、8A Silent Switcher μModule稳压器
- 6-28集成匹配滤波芯片STM32WL33
- 相关IC型号
公网安备44030402000607
