摘 要 通过对ti公司tms320c5000系列dsp hpi总线和pc104总线时序的分析，以vhdl语言为工具，使用altera的fpga芯片ep1k50，设计完成pci04总线和dsp hpi总线之间的通信接口，并在一款以tms320vc5409dsp为数据采集处理器、研华嵌入式工控主板pcm-5825为系统主板组成的嵌入式数据采集系统申得到了运用；给出与整个接口设计相关的vhdl源代码和在pcm-5825上验证接口设计的x86汇编语言程序。
关键词 dsp hpi pc104总线 fpga vhdl源代码

在一款嵌入式数据采集系统的设计中，采用tms320vc5409 dsp作为对多路信号的采集与预处理，处理后的数据送至12.7 cm(5in)的工控计算机中进行分析与保存。因为工控机的总线为pc104，因此需要设计pc104与dsp之间的通信接口。系统中以altera公司的一片fpga芯片eplk50来对该接口和数据采集过程中的逻辑控制与fifo进行设计。下面主要阐述该通信接口的设计。

1 dsp的hp0接口
tms320vc5409 dsp的hpi是一个8位的并行接口，主要用来与主设备或主处理器接口。dsp内部有一定数量的双访问ram，除了dsp本身可以访问该ram区域外，主机也可以通过hpi口实现对双访问ram的访问，从而实现主机与dsp的通信。

hpi接口通过hpi控制寄存器hpic、地址寄存器hpia、数据寄存器hpid等3个hpi寄存器进行控制和实现数据传输。这3个寄存器都是16位的，因此主机访问这些寄存器时需要分两次操作才能完成。

hpic只有4位用于控制hpi的操作，这4位分别位于高字节和低字节的低4位，并规定hpic的高低字节必须相同：
bit0／8(bob)一一用于字节顺序控制，bob=1表示第1个字节为低字节，否则第1个字节为高字节；
bitl／9(smod)一一访问模式控制，smod=l表示共享访问模式(sam)，否则为主机访问模式(hom)；
bit2／10(dspint)一一主机通过将该位写l来向dsp发送1次hpi中断；
bit3／11(h1nt)一一dsp通过向该位置l，使外部引脚hint产生一个低电子作为给主机的中断，中断的清除必须由主机向该位写l来清除。

hpid是数据寄存器，主机通过读写该寄存器来实现对共享ram的读写，ram的地址则由hpia地址寄存器的内容来决定。因此，主机对dsp的访问过程是，先往hpi地址寄存器hpia写入欲访问的地址，然后再对数据寄存器hpid进行读或写访问。

hpi接口信号包括：
has一一输入，地址锁存信号，可连接到高电平；
hbil一一输入，字节识别信号，用来识别传输的是高电平还是低电平；
hcntl[1..0]一一输入，hpi寄存器的访问地址信号，主机用来选择访问的hpi寄存器。如表l所列；

hcs一一输入，hpi片选信号，低电平有效；
hd[7..0]一一双向三态数据总线；
hds1/hds2一一数据输入选通信号，可将其中一个接低电平，另一个接逻辑控制；
hint一一输出，给主机的中断信号，由hpic寄存器的hint位控制；
hrdy一一输出，hpi准备好，高电子有效；
hr／w一一输入，读写控制信号，高电子表示主机进行读操作，低电子表示主机进行写操作。
hpi的访问时序如图l所示。如前所述，访问寄存器时需要分两次操作才能完成。

2 pc104总线
pc104总线是从isa总线衍生而来的，主要是为了适应嵌入式系统的需要。在8.89 cm(3.5 in)和12.7cm(5in)工控主板中，大多使用pc104总线作为标准接口总线。pc104总线共有104根引脚，其中绝大多数与isa总线信号特性完全一致，只有极个别的信号有区别，因此在应用中完全可以按isa总线使用。pc104总线与isa总线一样，是一个16位和8位同时兼容的总线。在本系统中，使用的是8位的方式，将dsp的hpi口作为pc104总线的8位i／o设备。pc104总线的i／o访问时序如图2和图3所示。

根据pc104总线的i／o访问时序，只需使用以下的总线信号，即可完成8位总线的通信设计：
sd[7．．0]一一pc104数据总线；
sa[9..0]一一pc104地址总线；
iow一一pc104端口写控制，低电平有效，表示对i／0口写操作，由out指令执行；
ior一pc104端口读控制，低电子有效，表示对i／o口读操作，由in指令执行；
sysclk一一pc104总线时钟；
ale一一地址锁存信号，在此不用作地址锁存，而是用作总线周期的开始同步，它的下降沿表示总线周期开始；
iochrdy一一i／0设备就绪信号，当将该电平为低(无效状态)时，表示i／0设备要延长总线周期，信号由三态门或集电极开路门驱动；
irq一一中断请求信号，当i／o设备需要向pc机