cs：片选信号输入，低有效。
　　r/w(wr)：与6800系列cpu接口时用于读写选择，1=读，0=写。
　　与8080系列cpu接口时用于写信号，低有效。
　　e/rd：与6800cpu接口时，是使能信号，高有效；
　　与8080cpu接口时，是写信号输入，低有效。
　　d7-d0：并行接口方式，双向数据总线，d7是msb，d0是lsb。d7是串行数据输入sda，d6是串行时钟输入sck。
　　d/c：数据或命令选择引脚。=1时，数据总线上的信息当作显示数据；=0时，数据总线上的信息发送到命令寄存器。
　　busy：对ram缓冲器的读写操作和执行图形命令时，此引脚为高电平表示忙。
　　vdd：系统逻辑部分电源。
　　vci： 内部dc-dc变换器的参考电压。产生的vcc电压等于多倍系数（3x、4x、5x、6x）乘以vci。
　　vss：逻辑地
　　cvss：模拟地
　　vout：芯片最大供电电压，可由外部供给或通过内部dc-dc变换器产生。
　　vl5、vl4、vl3、vl2：lcd驱动电压。可由外部提供或内部偏压驱动器产生，它们具有以下关系：　　
　　vout>vl5>vl4>vl3>vl2>vss。
　　row0-row79：提供给lcd屏的行（公共极）驱动信号。
　　col0—col311：提供给lcd屏的列（段）驱动信号。红绿蓝信息同时从段输出端发出。当处于睡眠或闲置方式时，这些引脚输出电平是vdd。
　　icon：提供至图标行（公共极）的驱动信号。
　　mux/80 ：用于lcd驱动器的复用比率。
　　=vdd时，com0-com33映射到row0-row33
　　com46-com79映射到row34-row67
　　=vss时，com0-com79映射到row0-row79。

2. 功能及内部结构
　　2.1 微处理器接口逻辑
　　由驱动6800系列mpu、8080系列mpu、3线和4线spi接口的三个功能方框组成。通过ps0、ps1脚来选择不同的接口。

　　a) 与6800系列cpu并行接口
　　由8位双向数据脚 d7-d0、r/w、d/c、e、cs组成。 r/w脚输入高指示根据d/c输入
　　的状态从图形显示ram（gddram）或状态寄存器进行读操作。当cs=0 且 e=1
　　e脚输入作为数据锁存信号。为了使mcu和gddram 的操作频率相匹配，一些管道处理在内部执行，因此第一个有效显示数据读之前需要插入虚拟读。

　　b) 与8080系列cpu并行接口
　　由8位双向数据脚 d7-d0、rd、wr、d/c、cs组成。假如cs是低电平且rd为低，rd输入作为读数据锁存信号。无论是从gdrram读显示数据还是从状态寄存器读状态都需要受d/c脚的控制。假如cs是低电平且wr为低，wr输入作为写数据锁存信号。无论是写显示数据到gddram还是将命令写入命令寄存器都需要受d/c脚的控制。第一有效数据读之前也需要一次虚拟读。

　　c) 四线spi
　　四线串行外设接口（spi）