在高速数字电路系统的设计中，时钟占有非常重要的地位，系统时钟性能的好坏，直接影响到整个电路系统的性能。在研制ｖｘｉ总线数字输入／输出模块的过程中，需要用到六路激励时钟信号和六路响应时钟信号，激励时钟信号和响应时钟信号存在延时关系。对于不同的测试电路，激励时钟信号和响应时钟信号的延时时间长度可编程调节。该时钟源输出时钟频率范围为４０ｍｈｚ～１ｈｚ；频率的准确度为０．０１％；时钟频率稳定度为１×１０－５；时钟带负载能力不小于８块数字输入／输出模块；输出信号电平为ｅｃｌ电平，同时兼具ｔｔｌ／ｃｍｏｓ电平的信号输出功能。基于ｖｘｉ总线的时钟源模块，采用ａｌｔｅｒａ公司的ｆｌｅｘ系列的ｆｐｇａ实现寄存器基接口电路和部分功能电路；用ｍｏｔｏｒｏｌａ公司的ｍｅｃｌ集成电路，实现时钟源模块的功能电路；用ｌａｂｗｉｎｄｏｗｓ／ｃｖｉ软件设计虚拟仪器软面板，界面友好、操作方便。该时钟源模块可以作为自行研制的ｖｘｉ总线数字输入／输出模块的时钟源，可以替代同类产品ｈｐｅ１４５０ａ。在雷达故障诊断系统上长期运行的实践表明，该电路的工作是可靠的。

１ 基于ｖｘｉ总线的时钟源模块系统组成与概述

时钟模块为单槽、ｃ尺寸、寄存器基器件，整体结构如图１所示。

由图１可以看出，时钟模块由接口电路和功能电路两部分组成。接口部分实现ｖｘｉ初始化自检、地址译码、配置寄存器和操作寄存器的读写、数据传输应答等寄存器基器件接口功能。接口电路接收ｖｘｉ总线的读写命令，完成数据传输，并通过对操作寄存器的读写，产生控制信号操作功能电路。用来控制功能电路的操作寄存器分为一级分频寄存器、二级分频寄存器、延时调节寄存器、启停寄存器和时钟选择寄存器。接口电路全部在ａｌｔｅｒａ公司的ｆｌｅｘ１０ｋ系列的可编程集成电路内实现。操作寄存器输出的控制信号，通过电平变换电路，完成ｃｏｍｓ／ｔｔｌ电平到ｅｃｌ电平的转换，供功能电路使用。功能电路由８０ｍｈｚ有源晶振、一级分频、二级分频、时钟选择、延时调节和输出驱动六部分电路组成，除了晶振外，全部采用ｍｏｔｏｒｏｌａ公司的ｍｅｃｌ集成电路实现。８０ｍｈｚ有源晶振输出的时钟信号经过电平变换后，产生８０ｍｈｚ的ｅｃｌ时钟信号，传送到一级分频电路。一级分频电路对８０ｍｈｚ的ｅｃｌ时钟信号完成第一次分频，分频后的信号输出频率为８０ｍｈｚ／ｍ，占空比为１／ｍ，ｍ表示一级分频数，其范围为２≤ｍ≤６５５３６。二级分频电路对信号完成第二次分频，８０ｍｈｚ的ｅｃｌ时钟信号和经一级分频电路分频后产生的时钟信号，同时提供给时钟选择电路，时钟选择电路选择输出的信号作为二级分频的时钟信号。８０ｍｈｚ有源晶振输出的时钟信号用两种方式完成分频，既可通过一级分频后再进行二级分频，也可直接加到二级分频电路上产生分频信号输出。

两种方式能产生不同频率的输出信号。第一种方式的输出信号频率为８０ｍｈｚ／ｍ×ｎ，且２≤ｍ≤６５５３６，２≤ｎ≤４０９６；第二种方式输出信号的频率为８０ｍｈｚ／ｎ，且２≤ｎ≤４０９６；ｍ和ｎ分别为一级分频数和二级分频数，两种方式输出信号的占空比均为１／ｎ。延时调节电路对第二级分频后的信号完成移位操作，它能对输入信号产生１２．５ｎｓ的延迟，并输出八路延时后的信号，将八路延时后的信号通过一个多路选择器，选择具有不同延迟时间的信号作为响应时钟信号，从而实现信号的延时调节。输出驱动电路把没有延时的信号作为激励信号输出，把延时调节后的信号作为响应信号输出。输出的同频率的六路激励信号和六路响应信号，经ｖｘｉ背板本地总线，传送到数字输入输出模块中，作为时钟使用。由于ｍｏｔｏｒｏｌ的ｍｅｃｌ集成电路，其输出端全部采用射级跟随电路输出，具有较低的输出阻抗和较高的驱动能力，可用作六路激励信号和六路响应信号的驱动。

２ 接口电路工作原理

接口电路的功能可由一片可编程逻辑器件（ｐｐｇａ）完成，采用ａｌｔｅｒａ公司的ｆｌｅｘ１０ｋ系列的ｅｐｆ１０ｋ１０ｑｃ２０８－４epf10k10qc208-4芯片实现。ｆｌｅｘ１０ｋ系列的ｆｐｇａ有着较低的功耗，在５ｖ电压下工作时，其输出高电平最小为２．４ｖ，输出低电平最大为０．４５ｖ；管脚处于高阻态时，漏电流为－４０～４０μａ；商业级芯片的操作环境温度为０～８５°ｃ；其最大功耗ｐmax可由公式ｐmax＝(ｔj－ｔa)／θja算出，ｔa为芯片工作时的环境温度，ｔj为芯片工作时的温度。取θja＝８°ｃ／ｗ、ｔa＝４０°ｃ、ｔj＝８５°ｃ,可得ｐmax＝５．６２５ｗ,满足ｖｘｉ总线对接口芯片的要求。

接口电路结构图如图２所示。它具有如下特点：①具有ｖｘｉ总线地址译码能力，能译码１６位ｖｘｉ总线地址，并能根据需要扩展到２４位或３２位；具有１６位数据的传送能力并能根据功能进行相应的扩展。②内部