| 自三网合一的概念提出以来，其相关的理论和技术都得到了迅猛的发展。它的核心理念是：现有的计算机网、电信网和广播电视网都将融合到统一的ip(internet prototocol)网络上。媒体网关是最近几年才提出的基于网络融合理论及技术的应用。对媒体网关的研究具有较大的理论意义和很强的应用前景。
本文研究并设计了基于pci/cpci(peripheral component interconnection/compact pci)(的高速媒体网关mgcmultimedia gateway controller)系统。本媒体网关能在e1／t１(2.048 mbps)时分多工tdm(time division multiplexｕ)多时槽(time slot)数据与100mbps以太网的ip包之间进行高速数据交换。
在系统设计上，采用了软硬件并发设计codesign的思想。在设计硬件系统的同时，着手研究并设计相应的软件系统。这样，在硬件系统设计完成后，软件系统也就基本就绪了。这样做的好处是：加快了系统总体设计进度，减少了软硬件的相互依赖。
１ 硬件系统设计
在硬件系统总体设计上，采用了自顶向下(ｔop－down)设计技术。即先设计系统总体方案；然后将系统划分成一个个功能模块，再详细设计各个子系统；最后将各功能模块有机地连接起来做系统优化。
本媒体网关系统由九部分组成。mpc860tｔ处理器处于核心位置，其他几部分围绕ｃｐｕ展开。应该指出的是，ｐｃｉ／ｃｐｃｉ子系统的ｐｃｉ总线控制器ｐｃｉ９０５４也能控制局部总线(ｌｏｃａｌ ｂｕｓ)。当ｐｃｉ９０５４从ｃｐｕ取得局部总线控制权后，处于核心地位，ｐｃｉ总线主控设备通过ｐｃｉ９０５４访问本地资源。系统总体框图如图１所示。
１．１mpc860t处理器
ｍｐｃ８６０ｔ处理器是媒体网关的核心部件。它是１９９９年由ｍｏｔｏｒｏｌａ公司推出的基于ｐｏｗｅｒｐｃ ｑｉｃｃｔｍ(ｑｕａｄ ｉｎｔｅｇｒａｔｅｄ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ ｃｏｎｔｒｏｌｌｅｒ)构架的高性能通信处理器，其内核为ｐｏｗｅｒｐｃ ｒｉｓｃ处理器。由于其超强的通信处理能力(６６ｍｈｚ的ｍｐｃ８６０ｔ吞吐量为８７ｍｉｐｓ)及多协议处理能力(支持ｉｅｅｅ８０２．３、ａｔｍ、ａｔｍ ｏｖｅｒ ｔ１／ｅ１、ｔｄｍ、ｓｓ７、ｘｄｌｃ等)，ｍｐｃ８６０ｔ系列ｃｐｕ广泛应用在高端通信领域。
ｍｐｃ８６０ｔ是一个全静态设计的ｒｉｓｃ处理器，具有３２位地址总线和３２位数据总线(支持动态的８、１６、３２位数据总线读写)。其有以下特点：
·四个串行通信口ｓｃｃ(ｓｅｒｉａｌ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｃｏｎｔｒｏｌｌｅｒ)，二个串行管理通道ｓｍｃ(ｓｅｒｉａｌ ｍａｎａｇｅｍｅｎｔ ｃｏｎｔｒｏｌｌｅｒｓ)
·一个基于媒体独立接口ｍｉｉ(ｍｅｄｉａ－ｉｎｄｅｐｅｎｄｅｎｔ ｉｎｔｅｒｆａｃｅ)的快速以太网控制器ｆｅｃ(ｆａｓｔ ｅｔｈｅｒｎｅｔ ｃｏｎｔｒｏｌｌｅｒ)
·双向地址、数据和控制总线，支持总线仲裁。
上面只列出了与本媒体网关系统紧密相关的mpc860t资源，更多的信息请参看文献１～２。
１．２ 以太网接口设计
本系统设计了两个以太网口：基于ｍｉｉ的１０ｍｂｐｓ／１００ｍｂｐｓ自适应快速以太网接口和基于ｓｃｃ的１０ｍｂｐｓ以太网接口。ｆｅｃ固定使用ｍｐｃ８６０ｔ的并行输入输出端口ｐｏｒｔ ｄ，所以ｓｃｃ不能使用这些引脚资源(同时也没有并行端口ｐｄ)。因此，在ｍｐｃ８６０ｔ资源的利用上要合理安排和综合考虑。以太网接口电路如图２所示。
１．３ 存储器电路设计
mpc860t内部存储器管理单元ｍｍｕｍｅｍｏｒｙ ｍａｎａｇｅｍｅｎｔ ｕｎｉｔ和通用途线ｇｐｌｇｅｎｅｒａｌ－ｐｕｒｐｏｓｅ ｌｉｎｅ可以直接连到ｆｌａｓｈ、ｓｒａｍ、ｄｒａｍ和ｓｄｒａｍ上。本系统设计了８ｍｂ(一个ｉｎｔｅｌ ２８ｆ６４０芯片；当使用ｉｎｔｅｌ ２８ｆ３２０和ｉｎｔｅｌ ２８ｆ１６０时，ｆｌａｓｈ的容量分别为４ｍｂ和２ｍｂ；它们引脚兼容)的ｆｌａｓｈ和１６ｍｂ的ｓｄｒａｍ(最多可扩展至３２ｍｂ)。
ｆｌａｓｈ用于存储嵌入式操作系统ｅｏｓｅｍｂｅｄｄｅｄ ｏｐｅｒａｔｉｎｇ ｓｙｓｔｅｍ和一些重要的配置数据。由于ｍｐｃ８６０ｔ的ｃｓ０信号是为选择系统启动地址用，故将它连到闪存上。
对于ｓｄｒａｍ，情况要复杂一些。本系统
| 自三网合一的概念提出以来，其相关的理论和技术都得到了迅猛的发展。它的核心理念是：现有的计算机网、电信网和广播电视网都将融合到统一的ip(internet prototocol)网络上。媒体网关是最近几年才提出的基于网络融合理论及技术的应用。对媒体网关的研究具有较大的理论意义和很强的应用前景。
本文研究并设计了基于pci/cpci(peripheral component interconnection/compact pci)(的高速媒体网关mgcmultimedia gateway controller)系统。本媒体网关能在e1／t１(2.048 mbps)时分多工tdm(time division multiplexｕ)多时槽(time slot)数据与100mbps以太网的ip包之间进行高速数据交换。
在系统设计上，采用了软硬件并发设计codesign的思想。在设计硬件系统的同时，着手研究并设计相应的软件系统。这样，在硬件系统设计完成后，软件系统也就基本就绪了。这样做的好处是：加快了系统总体设计进度，减少了软硬件的相互依赖。
１ 硬件系统设计
在硬件系统总体设计上，采用了自顶向下(ｔop－down)设计技术。即先设计系统总体方案；然后将系统划分成一个个功能模块，再详细设计各个子系统；最后将各功能模块有机地连接起来做系统优化。
本媒体网关系统由九部分组成。mpc860tｔ处理器处于核心位置，其他几部分围绕ｃｐｕ展开。应该指出的是，ｐｃｉ／ｃｐｃｉ子系统的ｐｃｉ总线控制器ｐｃｉ９０５４也能控制局部总线(ｌｏｃａｌ ｂｕｓ)。当ｐｃｉ９０５４从ｃｐｕ取得局部总线控制权后，处于核心地位，ｐｃｉ总线主控设备通过ｐｃｉ９０５４访问本地资源。系统总体框图如图１所示。
１．１mpc860t处理器
ｍｐｃ８６０ｔ处理器是媒体网关的核心部件。它是１９９９年由ｍｏｔｏｒｏｌａ公司推出的基于ｐｏｗｅｒｐｃ ｑｉｃｃｔｍ(ｑｕａｄ ｉｎｔｅｇｒａｔｅｄ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ ｃｏｎｔｒｏｌｌｅｒ)构架的高性能通信处理器，其内核为ｐｏｗｅｒｐｃ ｒｉｓｃ处理器。由于其超强的通信处理能力(６６ｍｈｚ的ｍｐｃ８６０ｔ吞吐量为８７ｍｉｐｓ)及多协议处理能力(支持ｉｅｅｅ８０２．３、ａｔｍ、ａｔｍ ｏｖｅｒ ｔ１／ｅ１、ｔｄｍ、ｓｓ７、ｘｄｌｃ等)，ｍｐｃ８６０ｔ系列ｃｐｕ广泛应用在高端通信领域。
ｍｐｃ８６０ｔ是一个全静态设计的ｒｉｓｃ处理器，具有３２位地址总线和３２位数据总线(支持动态的８、１６、３２位数据总线读写)。其有以下特点：
·四个串行通信口ｓｃｃ(ｓｅｒｉａｌ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｃｏｎｔｒｏｌｌｅｒ)，二个串行管理通道ｓｍｃ(ｓｅｒｉａｌ ｍａｎａｇｅｍｅｎｔ ｃｏｎｔｒｏｌｌｅｒｓ)
·一个基于媒体独立接口ｍｉｉ(ｍｅｄｉａ－ｉｎｄｅｐｅｎｄｅｎｔ ｉｎｔｅｒｆａｃｅ)的快速以太网控制器ｆｅｃ(ｆａｓｔ ｅｔｈｅｒｎｅｔ ｃｏｎｔｒｏｌｌｅｒ)
·双向地址、数据和控制总线，支持总线仲裁。
上面只列出了与本媒体网关系统紧密相关的mpc860t资源，更多的信息请参看文献１～２。
１．２ 以太网接口设计
本系统设计了两个以太网口：基于ｍｉｉ的１０ｍｂｐｓ／１００ｍｂｐｓ自适应快速以太网接口和基于ｓｃｃ的１０ｍｂｐｓ以太网接口。ｆｅｃ固定使用ｍｐｃ８６０ｔ的并行输入输出端口ｐｏｒｔ ｄ，所以ｓｃｃ不能使用这些引脚资源(同时也没有并行端口ｐｄ)。因此，在ｍｐｃ８６０ｔ资源的利用上要合理安排和综合考虑。以太网接口电路如图２所示。
１．３ 存储器电路设计
mpc860t内部存储器管理单元ｍｍｕｍｅｍｏｒｙ ｍａｎａｇｅｍｅｎｔ ｕｎｉｔ和通用途线ｇｐｌｇｅｎｅｒａｌ－ｐｕｒｐｏｓｅ ｌｉｎｅ可以直接连到ｆｌａｓｈ、ｓｒａｍ、ｄｒａｍ和ｓｄｒａｍ上。本系统设计了８ｍｂ(一个ｉｎｔｅｌ ２８ｆ６４０芯片；当使用ｉｎｔｅｌ ２８ｆ３２０和ｉｎｔｅｌ ２８ｆ１６０时，ｆｌａｓｈ的容量分别为４ｍｂ和２ｍｂ；它们引脚兼容)的ｆｌａｓｈ和１６ｍｂ的ｓｄｒａｍ(最多可扩展至３２ｍｂ)。
ｆｌａｓｈ用于存储嵌入式操作系统ｅｏｓｅｍｂｅｄｄｅｄ ｏｐｅｒａｔｉｎｇ ｓｙｓｔｅｍ和一些重要的配置数据。由于ｍｐｃ８６０ｔ的ｃｓ０信号是为选择系统启动地址用，故将它连到闪存上。
对于ｓｄｒａｍ，情况要复杂一些。本系统
 热门点击
推荐技术资料
| | 
公网安备44030402000607
