一种DSP小系统接口电路可移植性设计方案
发布时间:2008/6/3 0:00:00 访问次数:380
所谓可移植性是指系统或电路不改动或者通过跳线、可编程器件的擦写等简单改动就可以适应不同的外部系统的能力。可移植性有两方面的含义:一是系统或电路可调;二是系统或电路可以适应不同的外部系统。
如果dsp小系统的接口电路同时也可以应用于普通pc机,将会在很大程度上节约成本,同时大大方便了系统的功能测试过程,也非常有利于故障隔离,避免了dsp小系统几个接口电路同时调试所带来的故障定位复杂问题。
可移植性设计就是在系统设计的时候考虑系统的可移植性要求,相应采取的一些措施。其要研究的问题主要是如何使电路对不同外部系统的通用性更强以及如何使电路更加灵活。 在本论文中,所搭建的dsp小系统同样需要调试,可靠性未知,而该小系统的某些性能只有通过接口电路才能进行测试。为了解决这些问题,本文设计了一种可行的接口电路可移植方案,使得我们可以在可靠性和性能都比较好的pc机上调试接口电路性能,给dsp小系统设计带来了方便,同时也大大加快了研制进度。
2 dsp小系统的简单组成
本论文中所搭建的小系统由tms320vc5402芯片、flash存储器(可快速擦写非易失性存储器)、两钟电路、监控复位电路、总线缓冲器、电平转换器钟以及仿真接头等组成,如图1所示。
时钟电路由晶振产生连续脉冲信号,经由dsp芯片中的锁相环倍频作为系统时钟。监控和复位电路用来当dsp工作不正常时发出复位信号。总线缓冲器接出自定义的dsp扩展总线,电平转换电路用来使dsp的3.3v电平与外部5v电子协调。而另外一个组件--仿真接头用来接上普通pc机,以进行仿真调试。
3可移植性基本设计
在设计dsp小系统总线时充分考虑了可移植性要求,总线的管脚布局和普通pc机的isa总线的管脚布局完全相同。在dsp总线管脚定义中,数据总线和地址总线的定义和isa总线的定义完全相同。dsp系统的用户外部中断int0~int3,与isa总线int3~int6的位置一样。另外,其他一些通用的控制信号二者也尽量做到一致。
在接口电路中,尽量使用cpld或fpga器件,可根据不同外部系统的要求对器件进行擦写。
4 i/o读写和中断操作可移植性设计
接口电路最重要的功能是对外部i/o的读写和接收外部中断,因此,i/o读写和中断操作的可移植性设计尤其重要。
4.1 dsp小系统和pc机的读写和中断操作比较
dsp小系统的读写时序有一些比较显著的特点,其和普通pc机读写时序有着很大不同。dsp系统的i/o读、写时序分别如图2和图3所示。
其中:is是数据和i/o空间选择信号。只有与某一外部空间通信时,相应的选择信号才为低电平。他们的有效期和地址信号的有效期相对应。
iostrb为i/o选通信号。iostrb平时为高电子,当cpu寻址外部i/o设备时为低电平;
r/w为读/写信号。r/w指示cpu与外部器件通信期间数据传送的方向。r/w一般情况下为读方式(即高电平)只有当dsp执行一次写操作时才变成低电平。
4.2 读写和中断的通用性设计
在原理设计时,设置跳线可根据dsp系统和普通pc系统的不同来切换读写信号,原理电路如图4和图5所示。
其中:图中的dsp系统p-is引脚对应pc系统的写信号;p-r/w信号对应pc机的读信号。
中断产生电路做人cpld器件,根据外部系统对中断信号要求的不同,在系统对cpld器件进行擦写。
5 结 论
本文提出的方案在实际应用中证明是可行的,使用该方案的接口电路通过在pc机上进行功能调试验证了可靠性,用该接口电路再和所搭的dsp小系统联调,很好地隔离了故障,为电路调试带来了很大方便。
所谓可移植性是指系统或电路不改动或者通过跳线、可编程器件的擦写等简单改动就可以适应不同的外部系统的能力。可移植性有两方面的含义:一是系统或电路可调;二是系统或电路可以适应不同的外部系统。
如果dsp小系统的接口电路同时也可以应用于普通pc机,将会在很大程度上节约成本,同时大大方便了系统的功能测试过程,也非常有利于故障隔离,避免了dsp小系统几个接口电路同时调试所带来的故障定位复杂问题。
可移植性设计就是在系统设计的时候考虑系统的可移植性要求,相应采取的一些措施。其要研究的问题主要是如何使电路对不同外部系统的通用性更强以及如何使电路更加灵活。 在本论文中,所搭建的dsp小系统同样需要调试,可靠性未知,而该小系统的某些性能只有通过接口电路才能进行测试。为了解决这些问题,本文设计了一种可行的接口电路可移植方案,使得我们可以在可靠性和性能都比较好的pc机上调试接口电路性能,给dsp小系统设计带来了方便,同时也大大加快了研制进度。
2 dsp小系统的简单组成
本论文中所搭建的小系统由tms320vc5402芯片、flash存储器(可快速擦写非易失性存储器)、两钟电路、监控复位电路、总线缓冲器、电平转换器钟以及仿真接头等组成,如图1所示。
时钟电路由晶振产生连续脉冲信号,经由dsp芯片中的锁相环倍频作为系统时钟。监控和复位电路用来当dsp工作不正常时发出复位信号。总线缓冲器接出自定义的dsp扩展总线,电平转换电路用来使dsp的3.3v电平与外部5v电子协调。而另外一个组件--仿真接头用来接上普通pc机,以进行仿真调试。
3可移植性基本设计
在设计dsp小系统总线时充分考虑了可移植性要求,总线的管脚布局和普通pc机的isa总线的管脚布局完全相同。在dsp总线管脚定义中,数据总线和地址总线的定义和isa总线的定义完全相同。dsp系统的用户外部中断int0~int3,与isa总线int3~int6的位置一样。另外,其他一些通用的控制信号二者也尽量做到一致。
在接口电路中,尽量使用cpld或fpga器件,可根据不同外部系统的要求对器件进行擦写。
4 i/o读写和中断操作可移植性设计
接口电路最重要的功能是对外部i/o的读写和接收外部中断,因此,i/o读写和中断操作的可移植性设计尤其重要。
4.1 dsp小系统和pc机的读写和中断操作比较
dsp小系统的读写时序有一些比较显著的特点,其和普通pc机读写时序有着很大不同。dsp系统的i/o读、写时序分别如图2和图3所示。
其中:is是数据和i/o空间选择信号。只有与某一外部空间通信时,相应的选择信号才为低电平。他们的有效期和地址信号的有效期相对应。
iostrb为i/o选通信号。iostrb平时为高电子,当cpu寻址外部i/o设备时为低电平;
r/w为读/写信号。r/w指示cpu与外部器件通信期间数据传送的方向。r/w一般情况下为读方式(即高电平)只有当dsp执行一次写操作时才变成低电平。
4.2 读写和中断的通用性设计
在原理设计时,设置跳线可根据dsp系统和普通pc系统的不同来切换读写信号,原理电路如图4和图5所示。
其中:图中的dsp系统p-is引脚对应pc系统的写信号;p-r/w信号对应pc机的读信号。
中断产生电路做人cpld器件,根据外部系统对中断信号要求的不同,在系统对cpld器件进行擦写。
5 结 论
本文提出的方案在实际应用中证明是可行的,使用该方案的接口电路通过在pc机上进行功能调试验证了可靠性,用该接口电路再和所搭的dsp小系统联调,很好地隔离了故障,为电路调试带来了很大方便。
上一篇:虚拟仪器中的EPP接口设计