基于TMS320C6701控制多片AD9852接口电路设计
发布时间:2008/6/3 0:00:00 访问次数:444
直接数字频率合成器（ｄｄｓ）因具有频率转换时间短、频率分辨率高、输出相位连续、可编程控制和全数字化结构、便于集成等优越性能，在雷达、通信、电子对抗等电子系统中应用越来越广泛。目前，在相控阵雷达和多路信号波形发生器等一些应用场合，开始出现同时使用多片ｄｄｓ芯片输出tms320c6701多路同步信号波形的趋势。笔者在三通道雷达中频信号模拟器的设计中，使用数字信号处理芯片ｔｍｓ３２０ｃ６７０１tms320c6701对三片直接数字频率合成器芯片ａｄ９８５２ad9852同时进行控制的接口电路，研究了对多片ａｄ９８５２ad9852芯片输出模拟信号实现相位同步的几项关键技术。本文就这一接口电路作介绍。
１ ａｄ９８５２ad9852和ｔｍｓ３２０ｃ６７０１tms320c6701简介
该系统选用的直接频率合成器是ａｄ公司生产的ａｄ９８５２ad9852，它能产生频率、相位、幅度可编程控制的高稳定的模拟信号。在最高系统时钟３００ｍｈｚ时，输出频率的范围可达ｄｃ－１２０ｍｈｚ，精度可达１．０６６μｈｚ，频率转换速度可达每秒１×１０８个频率点；具有１４位数控调相和１２位数控调幅功能；具有相移键控（ｐｓｋ）、扫频功能（ｃｈｉｒｐ）和频移键控（ｆｓｋ）功能。
该系统选用的数字信号处理芯片（ｄｓｐ）是ｔｉ公司生产的高速浮点ｔｍｓ３２０ｃ６７０１，其内部ｃｐｕ集成了８个并行功能单元，配有３２个３２位通用寄存器，它在６ｎｓ周期时间里最多可同时执行８条３２位指令，其运算能力可达１ｇ ｆｌｏｐｓ；存储器寻址空间为３２位，可寻址８／１６／３２位数据；有４个自加载的ｄｍａ传输通道。
２ ｔｍｓ３２０ｃ６７０１tms320c6701与ａｄ９８５２ad9852接口电路
ｔｍｓ３２０ｃ６７０１tms320c6701是本系统的控制中心，其主要功能是将控制信号和信号波形参数发送到ａｄ９８５２内部相应的控制寄存器，二者的接口电路原理框图如图１所示。
对ａｄ９８５２ad9852内部控制寄存器可以进行并口或串口的读写操作。因为ａｄ９８５２ad9852的串口传输速率最大仅为１０ｍｈｚ，而并口传输速率可高达１００ｍｈｚ，为了提高ｄｓｐ对ａｄ９８５２的控制速度，本系统采用了并行接口方式。三片ａｄ９８５２的８位数据总线同时占用ｄｓｐ数据总线的ｄ０～ｄ７位，它们的６位地址总线同时占用ｄｓｐ地址总线的ａ２～ａ７位。由于ａｄ９８５２器件没有片选输入信号，需要利用ｄｓｐ的写信号／ａｗｒ、片选信号／ｃｅ０和高位地址数据线的第ａ２１～ａ２０位，并由ｅｐｌｄ对其进行译码形成ｗｒｂ ｎｏ．１、ｗｒｂ ｎｏ．２和ｗｒｂ ｎｏ．３写信号，分别控制三片ａｄ９８５２器件的写信号ｗｒｂ，该写信号负责把数据总线上的数据写入到ａｄ９８５２的ｉ／ｏ缓冲寄存器中进行缓存，这样就实现了片选不同ａｄ９８５２芯片的目的。
ｔｍｓ３２０ｃ６７０１还控制ｅｐｌｄ产生三片ａｄ９８５２需要的复位信号ｒｅｓｅｔ和外部更新时钟ｅｘｔ ｉ／ｏ ｕｐｄａｔｅ ｃｌｋ。为了使三片ａｄ９８５２和ｅｐｌｄ之间系统时钟同步，它们的外部参考时钟ｒｅｆｃｌｋ由同一个５０ｍｈｚ的温补晶振提供。
３ 三片ａｄ９８５２同步工作的关键技术
为了实现三片ａｄ９８５２输出信号波形相位同步，必须保证所有的ａｄ９８５２芯片在同一个系统时钟节拍下工作，每个ａｄ９８５２的系统时钟之间的相位误差应该最大不超过一个周期。ａｄ９８５２内部系统时钟形成原理图如图２所示。ａｄ９８５２有差分或单端两种参考时钟形式，它们既可以直接形成系统时钟，又可以通过参考时钟倍频器倍频后形成系统时钟，选择哪种参考时钟和是否通过参考时钟倍频器倍频可由用户根据需要自行设置；异步的外部更新时钟经过边沿检测电路后与系统时钟同步，形成上升沿，触发内部控制寄存器更新内容。从上述分析中可以看出只有三片ａｄ９８５２芯片参考时钟同步，才能避免它们系统时钟彼此之间不同步。下面介绍影响三片ａｄ９８５２芯片同步工作的几个关键信号。
３．１ 参考时钟信号
实现多片ａｄ９８５２芯片同步的首要要求是每个ａｄ９８５２的输入参考时钟之间必须有最小的相位差。本系统要求用一个时钟信号源产生四路相干时钟分别分配给ｅｐｌｄ和三片ａｄ９８５２，这给保证时钟信号的驱动能力和信号完整性带来了难度。本系统的解决办法是将温补晶振产生的信号首先传送到一个零延迟时钟驱动芯
直接数字频率合成器（ｄｄｓ）因具有频率转换时间短、频率分辨率高、输出相位连续、可编程控制和全数字化结构、便于集成等优越性能，在雷达、通信、电子对抗等电子系统中应用越来越广泛。目前，在相控阵雷达和多路信号波形发生器等一些应用场合，开始出现同时使用多片ｄｄｓ芯片输出tms320c6701多路同步信号波形的趋势。笔者在三通道雷达中频信号模拟器的设计中，使用数字信号处理芯片ｔｍｓ３２０ｃ６７０１tms320c6701对三片直接数字频率合成器芯片ａｄ９８５２ad9852同时进行控制的接口电路，研究了对多片ａｄ９８５２ad9852芯片输出模拟信号实现相位同步的几项关键技术。本文就这一接口电路作介绍。
１ ａｄ９８５２ad9852和ｔｍｓ３２０ｃ６７０１tms320c6701简介
该系统选用的直接频率合成器是ａｄ公司生产的ａｄ９８５２ad9852，它能产生频率、相位、幅度可编程控制的高稳定的模拟信号。在最高系统时钟３００ｍｈｚ时，输出频率的范围可达ｄｃ－１２０ｍｈｚ，精度可达１．０６６μｈｚ，频率转换速度可达每秒１×１０８个频率点；具有１４位数控调相和１２位数控调幅功能；具有相移键控（ｐｓｋ）、扫频功能（ｃｈｉｒｐ）和频移键控（ｆｓｋ）功能。
该系统选用的数字信号处理芯片（ｄｓｐ）是ｔｉ公司生产的高速浮点ｔｍｓ３２０ｃ６７０１，其内部ｃｐｕ集成了８个并行功能单元，配有３２个３２位通用寄存器，它在６ｎｓ周期时间里最多可同时执行８条３２位指令，其运算能力可达１ｇ ｆｌｏｐｓ；存储器寻址空间为３２位，可寻址８／１６／３２位数据；有４个自加载的ｄｍａ传输通道。
２ ｔｍｓ３２０ｃ６７０１tms320c6701与ａｄ９８５２ad9852接口电路
ｔｍｓ３２０ｃ６７０１tms320c6701是本系统的控制中心，其主要功能是将控制信号和信号波形参数发送到ａｄ９８５２内部相应的控制寄存器，二者的接口电路原理框图如图１所示。
对ａｄ９８５２ad9852内部控制寄存器可以进行并口或串口的读写操作。因为ａｄ９８５２ad9852的串口传输速率最大仅为１０ｍｈｚ，而并口传输速率可高达１００ｍｈｚ，为了提高ｄｓｐ对ａｄ９８５２的控制速度，本系统采用了并行接口方式。三片ａｄ９８５２的８位数据总线同时占用ｄｓｐ数据总线的ｄ０～ｄ７位，它们的６位地址总线同时占用ｄｓｐ地址总线的ａ２～ａ７位。由于ａｄ９８５２器件没有片选输入信号，需要利用ｄｓｐ的写信号／ａｗｒ、片选信号／ｃｅ０和高位地址数据线的第ａ２１～ａ２０位，并由ｅｐｌｄ对其进行译码形成ｗｒｂ ｎｏ．１、ｗｒｂ ｎｏ．２和ｗｒｂ ｎｏ．３写信号，分别控制三片ａｄ９８５２器件的写信号ｗｒｂ，该写信号负责把数据总线上的数据写入到ａｄ９８５２的ｉ／ｏ缓冲寄存器中进行缓存，这样就实现了片选不同ａｄ９８５２芯片的目的。
ｔｍｓ３２０ｃ６７０１还控制ｅｐｌｄ产生三片ａｄ９８５２需要的复位信号ｒｅｓｅｔ和外部更新时钟ｅｘｔ ｉ／ｏ ｕｐｄａｔｅ ｃｌｋ。为了使三片ａｄ９８５２和ｅｐｌｄ之间系统时钟同步，它们的外部参考时钟ｒｅｆｃｌｋ由同一个５０ｍｈｚ的温补晶振提供。
３ 三片ａｄ９８５２同步工作的关键技术
为了实现三片ａｄ９８５２输出信号波形相位同步，必须保证所有的ａｄ９８５２芯片在同一个系统时钟节拍下工作，每个ａｄ９８５２的系统时钟之间的相位误差应该最大不超过一个周期。ａｄ９８５２内部系统时钟形成原理图如图２所示。ａｄ９８５２有差分或单端两种参考时钟形式，它们既可以直接形成系统时钟，又可以通过参考时钟倍频器倍频后形成系统时钟，选择哪种参考时钟和是否通过参考时钟倍频器倍频可由用户根据需要自行设置；异步的外部更新时钟经过边沿检测电路后与系统时钟同步，形成上升沿，触发内部控制寄存器更新内容。从上述分析中可以看出只有三片ａｄ９８５２芯片参考时钟同步，才能避免它们系统时钟彼此之间不同步。下面介绍影响三片ａｄ９８５２芯片同步工作的几个关键信号。
３．１ 参考时钟信号
实现多片ａｄ９８５２芯片同步的首要要求是每个ａｄ９８５２的输入参考时钟之间必须有最小的相位差。本系统要求用一个时钟信号源产生四路相干时钟分别分配给ｅｐｌｄ和三片ａｄ９８５２，这给保证时钟信号的驱动能力和信号完整性带来了难度。本系统的解决办法是将温补晶振产生的信号首先传送到一个零延迟时钟驱动芯
相关技术资料- 5-31DDR VDDQ和终端电压调节器应用描述
- 5-31新一代nRF71系列SoC应用前景分析
- 5-31电源管理集成电路 (PMIC)工作原理
- 5-31Nordic的nRF52 和 nRF53 系列技术参数
- 5-31128 MHz Arm Cortex-M33处理器应用详解
- 5-31第四代 Nordic 2.4 GHz无线电技术探究
- 5-30集成氮化镓直驱准谐振模式反激控制IC
- 5-30第三代半导体材料（SiC、GaN）技术应用探究
- 5-30时钟驱动器（CKD）和串行检测（SPD）集线器
- 5-30LPCAMM2内存模块PMIC5200
- 5-30全新电源管理芯片（PMIC）应用详情
- 5-30最高精度16 bit的模拟数字转换器（ADC）
- 相关IC型号
公网安备44030402000607
