可编程逻辑解决方案提供商赛灵思(xilinx)宣布，推出两种针对德州仪器(texas instruments，ti)dsp的接口。赛灵思serial rapidio接口适用于virtex-4和virtex-ii pro fpga，可向ti高性能tms320c6455 dsp提供达10gbps的串行链路。

这种高速工业标准链路使面向ti dsp的设计者能够使用赛灵思fpga来进行dsp加速、总线桥接、逻辑合并或实现新外设。新的vlynq接口在赛灵思低成本的spartan-3与spartan-3e fpga上提供了一种到coreconnect总线的桥接电路，允许设计者使用fpga来扩展其基于达芬奇(davinci)技术的 tms320dm644x数字媒体处理器或其他任何带有vlynq接口的ti dsp的外设数量。

“与ti这样的dsp生态系统领导厂商协作，是我们数字信号处理战略与路线图的基石，”赛灵思dsp部总经理兼副总裁omid tahernia说，“这些新型接口建立在我们去年推出的协处理平台的基础上，为将来推出更多协作解决方案铺平了道路。”

“我们的ti dsp解决方案现在具备到赛灵思fpga的标准化高速接口，”德州仪器新兴终端设备的dsp业务总经理joe rigazio说，“通过协作，ti与赛灵思缩短了视频客户端/基础设施与数字通信市场中客户推出复杂系统设计的上市时间。”

serial rapidio接口在fpga与ti c6455 dsp之间建立了一条极高速的链接，可实现数据和时钟的高吞吐率。赛灵思rapidio接口支持在virtex-4 fx和virtex-ii pro fpga平台上实现x1和x4通道 serial rapidio链接。x1和x4通道配置均支持每通道1.25gbps、2.5gbps和3.125gbps的工作链接速率。通过赛灵思serial rapidio接口，设计者可以使用ti dsp在无线与电信基础设施、数字视频和成像等应用中实现独特而灵活的高性能架构。

vlynq是一种低引脚数串行通信接口，工作速率最高可达125mhz。新型赛灵思vlynq接口提供了一种到赛灵思fpga上所具有的coreconnect片上外围总线(opb)的桥路。通过赛灵思vlynq接口，设计者可以使用基于达芬奇(davinci)技术的ti tms320dm6443和tms320dm6446处理器，与定制或标准微处理器外设进行通信，其中包括在spartan-3和spartan-3e fpga中额外的uart和spi等器件，从而提供了一种灵活而差异化的系统解决方案，以更好地满足不断变化的市场需求。

新型vlynq 接口延续了赛灵思emif接口和针对dm642evm的视频协处理套件的成功推出。虽然设计者仍然可以使用emif接口在赛灵思fpga与ti dsp之间进行通信，但他们现在可以选择使用vlynq来实现与fpga的接口，而将emif接口专门用于ti dsp到外部存储器的接口，从而提供更高的系统性能。

赛灵思vlynq接口现已有售，售价为995美元。serial rapidio物理层和逻辑(io)与传输层接口logicore从今天开始供货。物理层logicore(do-di-rio-phy)的目录价格为15,000美元，逻辑(io) 与传输层接口logicore(do-di-rio-log)的目录价格为10,000美元。