一种交织器和解交织器的FPGA电路实现
发布时间:2008/6/3 0:00:00 访问次数:399
外交织的基本原理
实际信道中产生的错误往往是突发错误或突发错误与随机错误并存，如果首先把突发错误离散成随机错误，然后再去纠随机错误，那么系统的抗干扰性能就会进一步得到提高。交织器的作用就是将比较长的突发错误或多个突发错误离散成随机错误，即把错误离散化。交织器按交织方式可分为交织深度固定的交织器（如分组交织器和卷积交织器）和交织深度不断变化的随机交织器；按交织对象可分为码元交织器和码段交织器，这里主要讨论的是交织深度固定的码段交织器。
交织和解交织是一种很实用也很常用的构造码方法，不仅可以纠随机错误，还可用来纠突发错误，所以常用于组建信道纠错系统。例如，以[n，k]线性分组码作为行码，设交织深度为i，交织编码即是将这一线性分组码排成如图1所示的i行，n列的码阵，形成[ni，ki]交织编码的一个码字，传送按列的次序自左向右传输，即：a1(n-1)a2(n-1)...ai(n-1)a1(n-2)...ai(n-2)...a10a20...ai0，其中aij代表一个码段。解交织时，仍排成如图1的码阵，并按行的次序自上而下传输，最后再按分组码[n，k]方式译出。由于信道中的错误被分散到各个行码中去，因此若行码能纠t个随机错误或b个长突发错误，则[ni，ki]交织后的码就能纠所有长度i×t或i×b的突发错误。
交织深度i是交织和解交织的重要参数。交织深度i越大，突发错误的离散度也越大，错误的相关性越小。当i足够大时，就可把突发错误离散为随机错误。
交织器和解交织器的实现
交织器和解交织器实现的基本原理如图2所示，其中i表示交织深度。由图可见，共有i个通道，输入数据依次进入第0到i-1通道，并按照各自通道上的延时规律输出，交织器和解交织器相同通道上的延时是互补的，延时之和均为m×(i-1）。这样经过发射机交织器数据输出的先后顺序被打乱，再经过接收机解交织器又被重新恢复。
图2：交织器和解交织器原理图
图3：单倍交织器实现框图
交织器和解交织器电路实现如图3所示。由于交织和解交织要对数据进行有规律的延时处理，所以输入数据首先被存入一双端口ram中，然后经过一定时延后被读出，此延时由双端口ram的读写地址来控制，因此，其实现的关键在于双端口ram读写地址的产生和分配，不仅要有利于找到地址的变化规律，而且要易于电路实现。ram读写地址产生的一种办法是将读写地址映射到rom里，另一种办法是通过电路计算得到读写地址。前者方法简单，实现方便，但是添加rom会占用存储资源，所以一般都采用后者，其实现也并不复杂。后者的实现电路包括单倍实现和双倍实现，所谓单倍和双倍主要是针对ram存储单元的占用量而言，单倍实现所用ram存储单元的容量是双倍的1/2左右。我们所设计的fpga电路采用的是单倍实现，实现框图如图3所示。
下面就简述该设计中双端口ram地址分配及读写地址的生成规律。以i=12，m=17的交织器为例。由于交织深度是12，所以有12个通道，表1列出每通道的地址分配，其中第1行对应图2中交织器的第0通道，第2行对应第1通道，第3行对应第2通道，……第12行对应第11通道。第i通道共有n=i×m+1个地址，且分配的地址是固定的。ram读写地址按照交织器中各通道的延时规律变化，交织器的地址分配如表1所示。
外交织的基本原理
实际信道中产生的错误往往是突发错误或突发错误与随机错误并存，如果首先把突发错误离散成随机错误，然后再去纠随机错误，那么系统的抗干扰性能就会进一步得到提高。交织器的作用就是将比较长的突发错误或多个突发错误离散成随机错误，即把错误离散化。交织器按交织方式可分为交织深度固定的交织器（如分组交织器和卷积交织器）和交织深度不断变化的随机交织器；按交织对象可分为码元交织器和码段交织器，这里主要讨论的是交织深度固定的码段交织器。
交织和解交织是一种很实用也很常用的构造码方法，不仅可以纠随机错误，还可用来纠突发错误，所以常用于组建信道纠错系统。例如，以[n，k]线性分组码作为行码，设交织深度为i，交织编码即是将这一线性分组码排成如图1所示的i行，n列的码阵，形成[ni，ki]交织编码的一个码字，传送按列的次序自左向右传输，即：a1(n-1)a2(n-1)...ai(n-1)a1(n-2)...ai(n-2)...a10a20...ai0，其中aij代表一个码段。解交织时，仍排成如图1的码阵，并按行的次序自上而下传输，最后再按分组码[n，k]方式译出。由于信道中的错误被分散到各个行码中去，因此若行码能纠t个随机错误或b个长突发错误，则[ni，ki]交织后的码就能纠所有长度i×t或i×b的突发错误。
交织深度i是交织和解交织的重要参数。交织深度i越大，突发错误的离散度也越大，错误的相关性越小。当i足够大时，就可把突发错误离散为随机错误。
交织器和解交织器的实现
交织器和解交织器实现的基本原理如图2所示，其中i表示交织深度。由图可见，共有i个通道，输入数据依次进入第0到i-1通道，并按照各自通道上的延时规律输出，交织器和解交织器相同通道上的延时是互补的，延时之和均为m×(i-1）。这样经过发射机交织器数据输出的先后顺序被打乱，再经过接收机解交织器又被重新恢复。
图2：交织器和解交织器原理图
图3：单倍交织器实现框图
交织器和解交织器电路实现如图3所示。由于交织和解交织要对数据进行有规律的延时处理，所以输入数据首先被存入一双端口ram中，然后经过一定时延后被读出，此延时由双端口ram的读写地址来控制，因此，其实现的关键在于双端口ram读写地址的产生和分配，不仅要有利于找到地址的变化规律，而且要易于电路实现。ram读写地址产生的一种办法是将读写地址映射到rom里，另一种办法是通过电路计算得到读写地址。前者方法简单，实现方便，但是添加rom会占用存储资源，所以一般都采用后者，其实现也并不复杂。后者的实现电路包括单倍实现和双倍实现，所谓单倍和双倍主要是针对ram存储单元的占用量而言，单倍实现所用ram存储单元的容量是双倍的1/2左右。我们所设计的fpga电路采用的是单倍实现，实现框图如图3所示。
下面就简述该设计中双端口ram地址分配及读写地址的生成规律。以i=12，m=17的交织器为例。由于交织深度是12，所以有12个通道，表1列出每通道的地址分配，其中第1行对应图2中交织器的第0通道，第2行对应第1通道，第3行对应第2通道，……第12行对应第11通道。第i通道共有n=i×m+1个地址，且分配的地址是固定的。ram读写地址按照交织器中各通道的延时规律变化，交织器的地址分配如表1所示。
上一篇：FSK/ASK/FM接收电路
相关技术资料- 7-14NeuPro NPUs+ SensPro DSP技术参数设计
- 7-14双通道ATA-2022H高压放大器
- 7-14旗舰大模型Grok 4、Grok 4 API发展趋势
- 7-14耦合仿真技术及高保真模型试验技术应用探究
- 7-14GPU、FPGA、ASIC。GPU、FPGA技术解释
- 7-14ASIC/FPGA/GPU芯片及边缘-云端
- 7-12PWM输入功率驱动器工作原理
- 7-12隔离式 DC/DC 变换器和模块优势特征
- 7-12解读集成4 个高效降压 DC/DC 变换器
- 7-12数字隔离功能全集成 DC/DC 电源变换器简述
- 7-12集成低噪声电流输入模数转换器 (ADC)应用详解
- 7-12128 通道20 位电流数字转换器应用探究
- 相关IC型号
深圳服务热线：13751165337 13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607深圳市碧威特网络技术有限公司
付款方式
把51电子网设为首页 把51电子网加入收藏夹 给51电子网投诉建议
库存上载：service@51dzw.com
版权所有:51dzw.COM 粤ICP备09112631号-6(miitbeian.gov.cn) 服务热线(深圳)：13751165337 13692101218 传真：0755-83035052 投诉电话:0755-83030533
