位置:51电子网 » 技术资料 » 其它综合

封装类型

发布时间:2008/6/3 0:00:00 访问次数:674

封装有两大类;一类是通孔插入式封装(through-hole package);另—类为表面安装式封装(surface mounted package)。每一类中又有多种形式。表l和表2是它们的图例,英文缩写、英文全称和中文译名。图6示出了封装技术在小尺寸和多引脚数这两个方向发展的情况。
dip是20世纪70年代出现的封装形式。它能适应当时多数集成电路工作频率的要求,制造成本较低,较易实现封装自动化印测试自动化,因而在相当一段时间内在集成电路封装中占有主导地位。

但dip的引脚节距较大(为2.54mm),并占用pcb板较多的空间,为此出现了shdip和skdip等改进形式,它们在减小引脚节距和缩小体积方面作了不少改进,但dip最大引脚数难以提高(最大引脚数为64条)且采用通孔插入方式,因而使它的应用受到很大限制。
为突破引脚数的限制,20世纪80年代开发了pga封装,虽然它的引脚节距仍维持在2.54mm或1.77mm,但由于采用底面引出方式,因而引脚数可高达500条~600条。


随着表面安装技术 (surface mounted technology, smt)的出现,dip封装的数量逐渐下降,表面安装技术可节省空间,提高性能,且可放置在印刷电路板的上下两面上。 sop应运而生,它的引脚从两边引出,且为扁平封装,引脚可直接焊接在pcb板上,也不再需要插座。它的引脚节距也从dip的2.54 mm减小到1.77mm。后来有ssop和tsop改进型的出现,但引脚数仍受到限制。

qfp也是扁平封装,但它们的引脚是从四边引出,且为水平直线,其电感较小,可工作在较高频率。引脚节距进一步降低到1.00mm,以至0.65 mm和0.5 mm,引脚数可达500条,因而这种封装形式受到广泛欢迎。但在管脚数要求不高的情况下,sop以及它的变形soj(j型引脚)仍是优先选用的封装形式,也是目前生产最多的一种封装形式。
方形扁平封装-qfp (quad flat package)
[特点] 引脚间距较小及细,常用于大规模或超大规模集成电路封装。必须采用smt(表面安装技术)进行焊接。操作方便,可靠性高。芯片面积与封装面积的比值较大。
小型外框封装-sop (small outline package)
[特点] 适用于smt安装布线,寄生参数减小,高频应用,可靠性较高。引脚离芯片较远,成品率增加且成本较低。 芯片面积与封装面积比值约为1:8
小尺寸j型引脚封装-soj (smal outline j-lead)
有引线芯片载体-lcc (leaded chip carrier)

据1998年统计,dip在封装总量中所占份额为15%,sop在封装总量中所占57%, qfp则占12%。预计今后dip的份额会进一步下降,sop也会有所下降,而qfp会维持原有份额,三者的总和仍占总封装量的80%。
以上三种封装形式又有塑料包封和陶瓷包封之分。塑料包封是在引线键合后用环氧树脂铸塑而成,环氧树脂的耐湿性好,成本也低,所以在上述封装中占有主导地位。陶瓷封装具有气密性高的特点,但成本较高,在对散热性能、电特性有较高要求时,或者用于国防军事需求时,常采用陶瓷包封。

plcc是一种塑料有引脚(实际为j形引脚)的片式载体封装(也称四边扁平j形引脚封装qfj (quad flat j-lead package)),所以采用片式载体是因为有时在系统中需要更换集成电路,因而先将芯片封装在一种载体(carrier)内,然后将载体插入插座内,载体和插座通过硬接触而导通的。这样在需要时,只要在插座上取下载体就可方便地更换另一载体。
lcc称陶瓷无引脚式载体封装(实际有引脚但不伸出。它是镶嵌在陶瓷管壳的四侧通过接触而导通)。有时也称为clcc,但通常不加c。在陶瓷封装的情况下。如对载体结构和引脚形状稍加改变,载体的引脚就可直接与pcb板进行焊接而不再需要插座。这种封装称为ldcc即陶瓷有引脚片式载体封装。

tab封装技术是先在铜箔上涂覆一层聚酰亚胺层。然后用刻蚀方法将铜箔腐蚀出所需的引脚框架;再在聚酰亚胺层和铜层上制作出小孔,将金属填入铜图形的小孔内,制作出凸点(采用铜、金或镍等材料)。由这些凸点与芯片上的压焊块连接起来,再由铸塑技术加以包封。它的优点是由于不存在内引线高度问题.因而封装厚度很薄,此外可获得很小的引脚节距(如0.5mm,0.25 mm)而有1000个以上的引脚等,但它的成本较高,因而其应用受到限制。


bga球栅阵列封装
当ic的频率超过100mhz时,传统封装方式可能会产生所谓的“cross talk”现象,而且当ic的管脚数大于208 pin时,传统的封装方式有其困难度。
pga插针网格阵列封装
pga (pin grid array package)芯片封装形式在芯片的内外有多个方阵形的插针,每个方阵形插针沿芯片的四周间隔一定距离排列。根据引脚数目的多少,可以围成2-5圈。安装时,将芯片插入专门的pga插座。为使cpu能够更方便地安装和拆卸,从486芯片开始,出现一种名为zif的cpu插座,专门用来满足pga封装的c

封装有两大类;一类是通孔插入式封装(through-hole package);另—类为表面安装式封装(surface mounted package)。每一类中又有多种形式。表l和表2是它们的图例,英文缩写、英文全称和中文译名。图6示出了封装技术在小尺寸和多引脚数这两个方向发展的情况。
dip是20世纪70年代出现的封装形式。它能适应当时多数集成电路工作频率的要求,制造成本较低,较易实现封装自动化印测试自动化,因而在相当一段时间内在集成电路封装中占有主导地位。

但dip的引脚节距较大(为2.54mm),并占用pcb板较多的空间,为此出现了shdip和skdip等改进形式,它们在减小引脚节距和缩小体积方面作了不少改进,但dip最大引脚数难以提高(最大引脚数为64条)且采用通孔插入方式,因而使它的应用受到很大限制。
为突破引脚数的限制,20世纪80年代开发了pga封装,虽然它的引脚节距仍维持在2.54mm或1.77mm,但由于采用底面引出方式,因而引脚数可高达500条~600条。


随着表面安装技术 (surface mounted technology, smt)的出现,dip封装的数量逐渐下降,表面安装技术可节省空间,提高性能,且可放置在印刷电路板的上下两面上。 sop应运而生,它的引脚从两边引出,且为扁平封装,引脚可直接焊接在pcb板上,也不再需要插座。它的引脚节距也从dip的2.54 mm减小到1.77mm。后来有ssop和tsop改进型的出现,但引脚数仍受到限制。

qfp也是扁平封装,但它们的引脚是从四边引出,且为水平直线,其电感较小,可工作在较高频率。引脚节距进一步降低到1.00mm,以至0.65 mm和0.5 mm,引脚数可达500条,因而这种封装形式受到广泛欢迎。但在管脚数要求不高的情况下,sop以及它的变形soj(j型引脚)仍是优先选用的封装形式,也是目前生产最多的一种封装形式。
方形扁平封装-qfp (quad flat package)
[特点] 引脚间距较小及细,常用于大规模或超大规模集成电路封装。必须采用smt(表面安装技术)进行焊接。操作方便,可靠性高。芯片面积与封装面积的比值较大。
小型外框封装-sop (small outline package)
[特点] 适用于smt安装布线,寄生参数减小,高频应用,可靠性较高。引脚离芯片较远,成品率增加且成本较低。 芯片面积与封装面积比值约为1:8
小尺寸j型引脚封装-soj (smal outline j-lead)
有引线芯片载体-lcc (leaded chip carrier)

据1998年统计,dip在封装总量中所占份额为15%,sop在封装总量中所占57%, qfp则占12%。预计今后dip的份额会进一步下降,sop也会有所下降,而qfp会维持原有份额,三者的总和仍占总封装量的80%。
以上三种封装形式又有塑料包封和陶瓷包封之分。塑料包封是在引线键合后用环氧树脂铸塑而成,环氧树脂的耐湿性好,成本也低,所以在上述封装中占有主导地位。陶瓷封装具有气密性高的特点,但成本较高,在对散热性能、电特性有较高要求时,或者用于国防军事需求时,常采用陶瓷包封。

plcc是一种塑料有引脚(实际为j形引脚)的片式载体封装(也称四边扁平j形引脚封装qfj (quad flat j-lead package)),所以采用片式载体是因为有时在系统中需要更换集成电路,因而先将芯片封装在一种载体(carrier)内,然后将载体插入插座内,载体和插座通过硬接触而导通的。这样在需要时,只要在插座上取下载体就可方便地更换另一载体。
lcc称陶瓷无引脚式载体封装(实际有引脚但不伸出。它是镶嵌在陶瓷管壳的四侧通过接触而导通)。有时也称为clcc,但通常不加c。在陶瓷封装的情况下。如对载体结构和引脚形状稍加改变,载体的引脚就可直接与pcb板进行焊接而不再需要插座。这种封装称为ldcc即陶瓷有引脚片式载体封装。

tab封装技术是先在铜箔上涂覆一层聚酰亚胺层。然后用刻蚀方法将铜箔腐蚀出所需的引脚框架;再在聚酰亚胺层和铜层上制作出小孔,将金属填入铜图形的小孔内,制作出凸点(采用铜、金或镍等材料)。由这些凸点与芯片上的压焊块连接起来,再由铸塑技术加以包封。它的优点是由于不存在内引线高度问题.因而封装厚度很薄,此外可获得很小的引脚节距(如0.5mm,0.25 mm)而有1000个以上的引脚等,但它的成本较高,因而其应用受到限制。


bga球栅阵列封装
当ic的频率超过100mhz时,传统封装方式可能会产生所谓的“cross talk”现象,而且当ic的管脚数大于208 pin时,传统的封装方式有其困难度。
pga插针网格阵列封装
pga (pin grid array package)芯片封装形式在芯片的内外有多个方阵形的插针,每个方阵形插针沿芯片的四周间隔一定距离排列。根据引脚数目的多少,可以围成2-5圈。安装时,将芯片插入专门的pga插座。为使cpu能够更方便地安装和拆卸,从486芯片开始,出现一种名为zif的cpu插座,专门用来满足pga封装的c

相关IC型号

热门点击

 

推荐技术资料

罗盘误差及补偿
    造成罗盘误差的主要因素有传感器误差、其他磁材料干扰等。... [详细]
版权所有:51dzw.COM
深圳服务热线:13692101218  13751165337
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!