20世纪70年代随着微处理器的出现，计算机和半导体供应商逐渐认识到，集成电路需要在整个制造过程中尽可能早地进行测试，因为芯片制造缺陷率太高，不能等到系统装配好后再测试其功能是否正确，所以在ic做好之后就应对它进行测试，一般在自动测试设备上采用仿真完整系统激励和响应的功能测试方案进行。

功能测试使制造过程更加经济高效，因为可以保证装配好的电路板和系统都是由已知完好的部件构成，所以成品工作正常的可能性更高。功能测试代表了第一代ic测试，广泛应用了近二十年。随着电子产品越来越复杂专业，专用集成电路(asic)成为数字测试的重点，这种电路的开发周期更短，需要新的测试方法。

20世纪90年代初期，创建一套能满足缺陷覆盖率水平的功能测试方案成本非常高昂，而且开发工作单调乏味，此时扫描测试显示出明显的优势，它具有可预测覆盖范围自动测试方案生成(atpg)功能。与集成可测性设计(dft)合在一起，设计人员能于设计早期保证其设计是高度可测的，且满足严格的质量要求，没有过多技术性工作，也不会造成计划延迟。在过去十年，这种从功能测试到扫描测试的转变代表ic测试走向了第二代。

新型系统级芯片测试方法

如今整个系统都能放在一个芯片上，百万门soc产生的新挑战带来了对第三代数字测试的需求。最根本的问题与经济效益有关，即设计人员和测试工程师应如何应用扫描测试，既达到可预测高覆盖率，同时制造成本低且对设计影响最小？之所以有这种要求的原因之一是如果要实现高覆盖率测试，扫描测试的数据量将急剧增长。决定扫描测试数据的因素包括：
·扫描状态元件总数
·目标故障位置总数
·被测故障模式的数量和复杂度

上述每个因素都会随新一代硅片工艺技术进步而使最后的数据量大幅增加。把这些因素与芯片i/o的数量限制和速度增长，以及ate通道的物理约束结合起来考虑时，会发现扫描测试时间和成本都将呈指数增长。

确定性逻辑内置自测结构

synopsys确定性逻辑内置自测(dbist)是高级系统级芯片测试dft compiler socbist的一个很重要的功能，是一种有效数字逻辑测试方法，能提高测试质量，减少测试对设计人员的影响。它可以降低下一代集成电路测试成本，提高未来更大更复杂soc设计的总体质量。

socbist对一次通过测试综合方案dft compiler进行了扩展，使设计人员在其设计中可直接实施可预测逻辑内置自测(bist)，而不会影响设计的功能、时序或电源要求。dbist提供了一整套功能强大的bist设计规则检测(drc)、综合、集成、方案生成、验证及诊断能力。

图1是synopsys确定性逻辑bist的基本结构，它利用已有的逻辑bist概念和技术实现下面几个基本目标：
·支持大量并行内部扫描链路，从而将测试时间缩短至少一个数量级；
·把扫描测试数据编码成bist晶种(seed)与符号，使测试数据量减少几个数量级；
·大幅减少所需测试引脚数。

尽管可以考虑其它更简单的扫描压缩技术，但都不能像逻辑bist那样降低整个测试成本。此外，逻辑bist是未来测试复用和移植的理想环境，它可使为某一内核/模块开发的测试也能应用于soc/芯片级、板级和系统级测试当中。

传统逻辑bist解决方案已出现多年，但仍因为若干根本问题没有得到广泛的应用，包括：
·工具仍限定在设计流程，而不是一个综合解决方案；
·覆盖率取决于随机逻辑bist，这导致不可预测的设计影响和更低的测试质量；
·测试依赖于长时间自测，相对于在昂贵的ate上的制造测试效率很低，只能预计故障检测率；
·诊断成为事后诸葛亮，需要专用ate接口，不能提供完整的信息确定缺陷的位置。

集成确定性逻辑bist流程

图2是dbist流程的主要步骤，和扫描dft相比只额外多了几步，设计或测试开发工艺中没有引入新的迭代过程。该流程的关键是一组定义明确的逻辑bist规则，作为寄存器转移级(rtl)规则检查基础和与rtl综合集成在一起的自动化规则冲突解决机制，dft compiler为扫描特性提供大量支持，所以dbist方法对于现有大多数扫描流程只需要有一些简单的增强即可。在综合模块水平上，增加的逻辑bist规则只用于能传播x值到符号分析仪的未控制节点，在其它扫描单元完成综合后，对冲突节点提供全面的测试节点可控性；在顶层上，未连接到ate进行dbist测试的芯片引脚通过附加封包扫描单元对观察进行控制。与传统逻辑bist不同的是，无需增加测试点就可提高随机方案抵抗逻辑的可控性和可观察性。

在设计顶层，dbist控制器自动由dft compiler合成、插入并连接到带dbist的模块测试引脚上。为支持更大型设计，dft compiler可以

上一篇：飞针测试机选购指南

上一篇：Memory的可测试性设计Mbist