在过去几十年中，数字设计人员一直把逻辑分析仪作为系统检验的主要工具。近年来，随着时钟速率的加快，迫使设计人员不得不考虑系统所有部分的信号完整性，包括测试能力。逻辑分析仪探头已不再象以往那样任意连接到系统上，就能够保证成功，而是必须考察探头位置、负荷及与传输线的邻近程度等因素。本文考察了在探测高速数字系统时设计人员遇到的部分常见问题和探头的负荷模型以及探测位置的影响。最后，本文还讨论了把探头连接到高速系统最常用的技术：短线探测和阻尼电阻器探测。

图 1 简化的逻辑分析仪探头负荷模型

逻辑分析仪探头的负荷模型
任何类型探头的目标都是尽可能对系统提供最小的电负荷。如果探头对系统性能的影响太大，那么探头将不能帮助设计人员检验系统，因为故障原因可能完全是由探头引起的。隔离故障对有效检验故障非常重要，因此，设计人员必须能够预测探头对系统的影响，而不管其是可以忽略不计，还是占主导地位。
预测被探测系统性能的最精确方式是在系统模拟中包括一个探头负荷模型。模拟不仅提供了最精确的探头影响模型，而且提供了一种方式，可以改变变量，监测每个变量的影响。这些变量包括探头在传输线上的位置和/或从传输线到探针的探头短线长度。一般来说，逻辑分析仪的探头负荷模型如图1所示。
在较低频率上，电阻器会主导探头阻抗，此时对目标的影响最小。这是因为探头阻抗一般在20kw，而目标一般在50~75w。两个阻抗并联，会产生最接近目标的阻抗。在频率提高时，探头开始引入电容，其阻抗开始滚降。一旦阻抗达到目标阻抗的数量级上，来自探头的反射会成为重要问题。
此外，在超高频率上，探头会引入电感，阻抗将提高。探头负荷的电容和电感会形成谐振。逻辑分析仪探头的目标是尽可能提高谐振的频率。此外，谐振的阻抗应尽可能高，如果探头阻抗下降到10~20w范围内，探头将分流出目标系统较高的频率成分。对每种探头形状，厂商将提供精确的负荷模型及阻抗与频率关系曲线。
为迅速估算探头的影响，可以使用集总电容探头模型。逻辑分析仪探头厂商对每种探头形状提供了估算的集总电容。在使用等效集总电容时，可以确定时间常数，支持端接电阻或传输线的阻抗。然后可以在系统时间常数的均方根之和中使用这种等效电容。一旦确定整体系统时间常数，可以把其转换成上升时间和带宽，预测探头对系统整体的影响。

图2 标准传输线的电路拓扑结构

探测位置的影响
由于探头是电路的一部分，而电路也是探头的一部分，因此可以预测两个感兴趣的点的影响 (即接收机和探针)。探头的影响中一个主要变量是其在目标传输线上的位置。通过其在传输线上的相对位置，可以确定探头导致的反射。反射影响的严重程度取决于目标系统(即轨迹长度、端接方案、电压余量等)。图2是一个标准传输线系统，其中列明了连接逻辑分析仪探头的最常用位置。
负荷端接系统
在负荷端接系统中，负荷端接电阻器仅用于传输线设计中，引入的反射被吸收到接收机上的端接电阻器。如果这些反射、入射波或后续波同时到达，它们本身会表现为上升时间劣化或码间干扰(isi)，在把逻辑分析仪探头连接到系统上时，探头将表现为电容不连续点。把探头插入这类系统中的最佳位置是信号源。首先，探头反射会即时发生在驱动装置上，然后这种反射会再次反射离开低阻抗驱动装置，并与入射波一起沿着传输线传送。这样收到的波形会经历上升时间劣化，但二次反射最小。其次，为降低电容负荷对系统的影响，探头形成的rc时间常数应尽可能低。虽然探头的电容不可改变，但时间常数的电阻/阻抗取决于探头的位置，时间常数的电阻/阻抗是低阻抗驱动装置与传输线阻抗的并联组合。这种组合在系统中产生了最低的电阻/阻抗，通过在信号源插入探头，将会产生最低的rc时间常数。
源端接系统
在源端接系统中，仅使用图2中的源端子。入射波在源端接电阻和传输线阻抗之间进行幅度划分：半幅度波传到接收机上，在这里，被正反射，这种反射与入射波叠加在一起，产生驱动装置的原始幅度。同时反射通过反向传导会传回驱动装置，然后被吸收到源端接电阻器中。源端子采用相应的结构，使得在除接收机之外的传输线任何位置上，观察到的波形都呈现出阶梯形。通过把其与用户定义的门限电压(通常以电压摆幅为中心)进行比较，逻辑分析仪确定被探测的信号是‘1’还是‘0’。这意味着如果逻辑分析仪探头位于直接接收机之外的任何地方，都将观察到这种阶梯状波形。在波形位于摆幅中间的时长内，逻辑分析仪将不能确定逻辑电平。这直接影响着分析仪的定时性能。因此对源端接系统，逻辑分析仪探头的位置应尽可能接近接收机。
双端接系统
在双端接系统中，传输线中同时使用源电阻器和端接电阻器。由于源端接电阻器和负荷端接电阻器形成的电阻分路器，只有