千兆以太网交换芯片BCM5690及其在交换整机中的应用
发布时间:2008/5/29 0:00:00 访问次数:1211
摘要：bcm5690是broadcom公司推出的集成有12个千兆端口和１个万兆端口的多层交换芯片。文章比较全面地介绍了该芯片的结构和功能特性，给出了它的访问控制方式和数据流程，同时给出了用ｂｃｍ５６９０设计交换整机的硬件结构和软件实现方法。
关键词：千兆以太网；bcm5690；堆叠；数据流程
目前，万兆芯片技术不断取得新的发展，尤其在“真”万兆的问题上，只有拥有更先进的芯片，设备厂商才能够在芯片功能与特性的基础上开发自身的交换机体系架构。虽然ｂｒｏａｄｃｏｍ、ｉｎｔｅｌ、ｍａｒｖｅｌｌ、美国国家半导体（ｎｓ）、英飞凌（ｉｎｆｉｎｅｏｎ）和意法半导体（ｓｔｍｉｃｒｏ ｅｌｅｃｔｒｏｎｉｃｓ）都推出了最新的千兆以太网芯片产品。但万兆芯片的发展无疑会从硬件与架构层面来加快万兆产品的发展速度。
为此， ｂｒｏａｄｃｏｍ公司开发了ｂｃｍ５６９０（１２＋１）单芯片交换方案。该集成电路芯片集成了１２个千兆端口和１个万兆端口，是一款功能比较强大和全面的三层千兆以太网交换芯片。文中将详细介绍ｂｃｍ５６９０芯片的功能特性以及基于该芯片的交换机实现方法。
１ ｂｃｍ５６９０芯片简介
１．１ ｂｃｍ５６９０芯片结构
ｂｃｍ５６９０是芯片提供有１２个ｇｅ接口（千兆端口）和１个ｈｉｇｉｇ接口（内联端口），并具有堆叠功能。器件的端口采用ｐｃｉ接口进行管理。其结构框图如图１所示。
由图１可以看出：ｂｃｍ５６９０芯片由以下一些主要功能模块组成：
（１）ｇｉｇａ接口控制器ｇｐｉｃ：用于提供ｇｅ口与交换逻辑之间的接口。
（２）内联端口（ｈｉｇｉｇ）控制器ｉｐｉｃ：主要提供ｈｉｇｉｇ口与内部交换逻辑之间的接口，有时也被用于多片ｂｃｍ５６９０之间的堆叠操作。
（３） ｃｐｕ管理接口ｃｍｉｃ：主要提供ｃｐｕ与ｂｃｍ５６９０设备不同功能块之间的接口，同时也用于诸如ｍｉｉｍ、ｉ２ｃ和灯的处理等功能。该模块通过ｐｃｉ接口与ｃｐｕ相联，可使ｃｐｕ访问和控制ｂｃｍ５６９０，而ｄｍａ引擎则支持数据从ｃｐｕ传向ｂｃｍ５６９０或从ｂｃｍ５６９０传向ｃｐｕ。
（４） 地址解析逻辑ａｒｌ：该逻辑功能模块可在数据包的基础上确定该数据包的转发策略。它利用二层表（ｌ２＿ｔａｂｌｅ）、二层组播表ｌ２ｍｃ ｔａｂｌｅ、三层表（ｌ３＿ｔａｂｌｅ）、三层最长前缀匹配表（ｄｅｆ＿ｉｐ＿ｈｉ和ｄｅｆ＿ｉｐ＿ｌｏ）、三层接口表ｌ３－ｉｎｔｆ、ｉｐ组播表（ｌ３＿ｉｐｍｃ）、ｖｌａｎ表（ｖｌａｎ）以及ｓｐａｎｎｉｎｇ ｔｒｅｅ ｇｒｏｕｐ表（ｖｌａｎ＿ｓｔａｇ）来决定如何转发数据包。
（５） 公共缓冲池ｃｂｐｃｂｐ实际上是１ｍｂ共享的包缓冲区。ｃｂｐ由８１９２（８ｋ）个单元组成，每个单元１２８字节。设备里的每个数据包消耗一至多个单元。
（６）内存管理单元ｍｍｕ：ｂｃｍ５６９０有一个单独的内存管理单元。每个ｍｍｕ与设备的功能块（ｇｐｉｃ、ｉｐｉｃ等）相关联。ｍｍｕ负责数据包的缓冲和调度。它首先接收数据包，然后再将数据包缓冲，并在发送时加以调度，同时它还管理交换单元的流控特性。概括来说，就是缓冲逻辑、调度逻辑、流控逻辑。缓冲逻辑从ｃｐ－ｂｕｓ接收包并存放在ｃｂｐ，同样也从ｃｂｐ获取包并将它们发送到ｃｐ－ｂｕｓ上去。包的发送顺序由调度逻辑根据包的优先级别确定。流控逻辑包括ｈｅａｄ－ｏｆ－ｌｉｎｅｈｏｌ阻塞预防和ｂａｃｋｐｒｅｓｓｕｒｅ两种方式。
这些功能模块之间可通过两条内部总线联系起来：ｃｐ－ｂｕｓ（图１粗黑线所示）、ｓ－ｃｈａｎｎｅｌ ｂｕｓ图１细黑线所示。其中ｃｐ－ｂｕｓ用于芯片内数据包的高速传输，它支持所有端口的同时线速转发。而ｓ－ｃｈａｎｎｅｌ ｂｕｓ则有两个作用：第一是用于ｍｍｕ到其它功能块的流控；第二是通过ｃｍｉｃ利用软件控制来访问内部寄存器和表。
１．２ ｂｃｍ５６９０芯片特性及功能介绍
摘要：bcm5690是broadcom公司推出的集成有12个千兆端口和１个万兆端口的多层交换芯片。文章比较全面地介绍了该芯片的结构和功能特性，给出了它的访问控制方式和数据流程，同时给出了用ｂｃｍ５６９０设计交换整机的硬件结构和软件实现方法。
关键词：千兆以太网；bcm5690；堆叠；数据流程
目前，万兆芯片技术不断取得新的发展，尤其在“真”万兆的问题上，只有拥有更先进的芯片，设备厂商才能够在芯片功能与特性的基础上开发自身的交换机体系架构。虽然ｂｒｏａｄｃｏｍ、ｉｎｔｅｌ、ｍａｒｖｅｌｌ、美国国家半导体（ｎｓ）、英飞凌（ｉｎｆｉｎｅｏｎ）和意法半导体（ｓｔｍｉｃｒｏ ｅｌｅｃｔｒｏｎｉｃｓ）都推出了最新的千兆以太网芯片产品。但万兆芯片的发展无疑会从硬件与架构层面来加快万兆产品的发展速度。
为此， ｂｒｏａｄｃｏｍ公司开发了ｂｃｍ５６９０（１２＋１）单芯片交换方案。该集成电路芯片集成了１２个千兆端口和１个万兆端口，是一款功能比较强大和全面的三层千兆以太网交换芯片。文中将详细介绍ｂｃｍ５６９０芯片的功能特性以及基于该芯片的交换机实现方法。
１ ｂｃｍ５６９０芯片简介
１．１ ｂｃｍ５６９０芯片结构
ｂｃｍ５６９０是芯片提供有１２个ｇｅ接口（千兆端口）和１个ｈｉｇｉｇ接口（内联端口），并具有堆叠功能。器件的端口采用ｐｃｉ接口进行管理。其结构框图如图１所示。
由图１可以看出：ｂｃｍ５６９０芯片由以下一些主要功能模块组成：
（１）ｇｉｇａ接口控制器ｇｐｉｃ：用于提供ｇｅ口与交换逻辑之间的接口。
（２）内联端口（ｈｉｇｉｇ）控制器ｉｐｉｃ：主要提供ｈｉｇｉｇ口与内部交换逻辑之间的接口，有时也被用于多片ｂｃｍ５６９０之间的堆叠操作。
（３） ｃｐｕ管理接口ｃｍｉｃ：主要提供ｃｐｕ与ｂｃｍ５６９０设备不同功能块之间的接口，同时也用于诸如ｍｉｉｍ、ｉ２ｃ和灯的处理等功能。该模块通过ｐｃｉ接口与ｃｐｕ相联，可使ｃｐｕ访问和控制ｂｃｍ５６９０，而ｄｍａ引擎则支持数据从ｃｐｕ传向ｂｃｍ５６９０或从ｂｃｍ５６９０传向ｃｐｕ。
（４） 地址解析逻辑ａｒｌ：该逻辑功能模块可在数据包的基础上确定该数据包的转发策略。它利用二层表（ｌ２＿ｔａｂｌｅ）、二层组播表ｌ２ｍｃ ｔａｂｌｅ、三层表（ｌ３＿ｔａｂｌｅ）、三层最长前缀匹配表（ｄｅｆ＿ｉｐ＿ｈｉ和ｄｅｆ＿ｉｐ＿ｌｏ）、三层接口表ｌ３－ｉｎｔｆ、ｉｐ组播表（ｌ３＿ｉｐｍｃ）、ｖｌａｎ表（ｖｌａｎ）以及ｓｐａｎｎｉｎｇ ｔｒｅｅ ｇｒｏｕｐ表（ｖｌａｎ＿ｓｔａｇ）来决定如何转发数据包。
（５） 公共缓冲池ｃｂｐｃｂｐ实际上是１ｍｂ共享的包缓冲区。ｃｂｐ由８１９２（８ｋ）个单元组成，每个单元１２８字节。设备里的每个数据包消耗一至多个单元。
（６）内存管理单元ｍｍｕ：ｂｃｍ５６９０有一个单独的内存管理单元。每个ｍｍｕ与设备的功能块（ｇｐｉｃ、ｉｐｉｃ等）相关联。ｍｍｕ负责数据包的缓冲和调度。它首先接收数据包，然后再将数据包缓冲，并在发送时加以调度，同时它还管理交换单元的流控特性。概括来说，就是缓冲逻辑、调度逻辑、流控逻辑。缓冲逻辑从ｃｐ－ｂｕｓ接收包并存放在ｃｂｐ，同样也从ｃｂｐ获取包并将它们发送到ｃｐ－ｂｕｓ上去。包的发送顺序由调度逻辑根据包的优先级别确定。流控逻辑包括ｈｅａｄ－ｏｆ－ｌｉｎｅｈｏｌ阻塞预防和ｂａｃｋｐｒｅｓｓｕｒｅ两种方式。
这些功能模块之间可通过两条内部总线联系起来：ｃｐ－ｂｕｓ（图１粗黑线所示）、ｓ－ｃｈａｎｎｅｌ ｂｕｓ图１细黑线所示。其中ｃｐ－ｂｕｓ用于芯片内数据包的高速传输，它支持所有端口的同时线速转发。而ｓ－ｃｈａｎｎｅｌ ｂｕｓ则有两个作用：第一是用于ｍｍｕ到其它功能块的流控；第二是通过ｃｍｉｃ利用软件控制来访问内部寄存器和表。
１．２ ｂｃｍ５６９０芯片特性及功能介绍
上一篇：硬件协议栈芯片W3100A
上一篇：光子接收器及其应用
相关技术资料- 5-13业界新型“Dauerpower”逆变器SiC MOS
- 5-13电源管理芯片 (PMIC)应用详解
- 5-13 Power Management Buck/降压转换器̴
- 5-13AI GPU 和 TPU的超高功率密度电源模块
- 5-13高性能CMOS图像传感器芯片参数设计
- 5-13四丛集架构10核心方案SS1101处理器
- 5-12全界面量子芯片调控分析应用软件 Visage
- 5-1212nm FFC 工艺 HIFI5 DSP 系列芯片
- 5-12最新全场景座舱芯片X9SP
- 5-12安全芯片、电动汽车用功率驱动芯片应用标准
- 5-12MIPI A-PHY功率及通信芯片技术介绍
- 5-12新一代Harmony OS 5 操作系统技术应用探究
- 相关IC型号
公网安备44030402000607
