作者：北京理工大学（100081）陈云窗 侯朝桢 汤霞清 来源：《电子技术应用》

摘要：介绍了采用tms320c31和80c196双cpu构成的高速实时控制系统的基本构成，给出了tms320c31、80c196与双口ram idt7140之间的接口电路，idt公司双口ram系列的中断逻辑设计以及dps与80c196之间采用双口ram进行高速数据通信的软件实现。该控制系统可应用于对实时性要求很高的系统中。 关键词：dsp 双口ram 高速实时 中断 dsp也称数字信号处理器。tms320c31是ti公司的第三dsp芯片，它的基本结构包括：（1）程序文凭间与数据空间分开的总线结构，可以对程序存储器和数据存储器这两个独立的存储器进行独立编址、独立访问；（2）流水线结构，以三级流水线操作为例，在每个指令周期内，三条不同的指令都处于激活状态，但处于不同的阶段，分别为取指、译码和执行；（3）专用的硬件乘法器，使乘法可以在单周期内完成；（4）特殊的dsp指令；（5）快速的指令周期，可以达到33.3ns，即每秒能执行60m条指令。

由一片tms320c31加上存储器、模/数转换单元和外设接口就可以构成一个完整的控制系统，但这种方案若要达到高速实时控制则是不可行的。因为tms320c31除要完成复杂的算法，还要采集处理数据、控制外部系统中的执行机构和实现人机接口等功能，而这些工作势必会大大延长系统对控制对象进行控制的周期。所以我们采用tms320c31和一个通用微处理器80c196一起来作为这个高速实时控制系统的cpu。其中80c196作为主机，负责数据的采集处理、外部系统中执行机构的控制和驱动以及人机接口等功能；tms320c31作为从机，负责复杂算法的实现。这样可以使tms320c31专注于算法的计算，充分利用它高速数据处理的能力。tms320c31与80c196之间通过双口ram进行高速数据通信，之所以采用双口ram是因为这种通信方式数据传输的速率很高，并且抗干扰性能较好。

1 系统构成 系统主要由两大模块组成：算法模块和输入输出控制模块。算法模块以tms320c31为核心构成，是整个系统的计算中心，负责复杂算法的实现；输入输出控制模块以80196为中心构成，负责数据的采集处理、外部系统中执行机构的控制和驱动以及人机接口等功能。算法模块与输入输出控制模块之间通过双口ram idt7140进行高速数据通信。算法通过从输入输出控制模块处获得算法所需的输入数据（即实时采样到的数据），然后将计算结果送给输入输出控制模块，最后再由输入输出控制模块控制各执行机构。 2 tms320c31、80c196与双口ram idt7140之间的接口电路 如图1所示，idt7140有两组完全对称的地址线数据线和控制线，tms320c31与左边这组线相连，80c196与右边的那组线相连。tms320c31给idt7140分配的地址空间为0x20000h～0x1003ffh。通过gal16v8对a[20,23]和外部存取选通信号/strb进行译码，给出idt7140的片选信号/cel。idt7140通过/busyl和/busyr引脚接高电平，工作在中断方式。idt7140的中断信号/intl可以与tms320c31的某个外部中断引脚直接相连（这里将外部中断1即int1分配给双口ram idt7140）,具体原因将在第3部分进行说明。80c196给idt7140分配地地址空间为0xa000h～0xa3ffh。通过gal16v8对ad[12,15]和外部存储器读信号/rd进行译码，给出idt7140的片选信号/cer。80c196的/we在写周期为低电平，读周期为高电平，与idt7140的r/wr定义一致，所以/we可直接与r/we可直接与r/wr相连，作为idt7140右边的读之所以控制信号。idt7140的中断引脚/intr接到80c196的外部中断。 3 双口ram idt7130/40的中断逻辑设计 双口ram必