陈意军 王迎旭 来源：《单片机与嵌入式系统应用》

     摘要：介绍可编程逻辑器件的结构和开发软件max+plusii主要特点，以交通控制系统电路芯片设计为例，叙述自顶向下的设计方法。

     关键词：flex10k

     可编程逻辑器件 自顶向下

     集成电路的发展经历了从小规模、中规模、大规模和超大规模集成的过程，但随着科学技术的发展，许多特定功能的专用集成电路（asic）应用日益广泛，用户迫切希望根据自身设计要求自行构造逻辑功能的数字电路。复杂可编程逻辑器件cpld（complex

     programmable logic devices）顺应了这一新的需要。它能将大量逻辑功能集成于1个芯片中，其规模可达几十万或上百门以上。用cpld开发的数字系统个有容量大、速率快、成本低的特点，且开发灵活、开发周期短。

     1 器件结构和开发软件

     1.1flex10k简介

     flex系列可编程逻辑器件是美国altera公司主力推出的产品。flex10k是该系统器件中的典型代表。与许多pld器件一样，它有在线可配置（isr）功能和高密度、高速度的优点；作为工业界第1个嵌入式pld，它还采用重复可构造的cmos

     sram工艺，把连续的快速通道互连与独特嵌入式阵列结构相结合，来完成普通门阵列的宏功能。每个flex10k器件还1包括个嵌入式阵列和1个逻辑阵列，能让设计人员轻松地开发集成存储器、数字信号处理器及特殊逻辑功能等强大的功能于一身的芯片。图1为其结构图。flex10k主要由逻辑阵列（logic

     array）、嵌入式阵列（eab）构成。其中，逻辑阵列是由多个逻辑阵列块（lab）组成的，而每个逻辑阵列块（lab）又包含8个逻辑单元（logic

     element），在每行、列互连通道的两端都有输入/输出单元（ioe）。

     1.2 max+plusii开发软件特点和设计流程

     用cpld实现数字系统设计电路，关键技术是必须有一个优秀的开发软件。altera公司的开发软件max+plus

     ii界面丰富，使设计灵活、方便、高效。

     （1）开放的界面

     max+plus ii软件可与其它工业标准设计输入、综合与校验工具相连接。设计人员可以使用altera或标准eda设计输入工具来建立逻辑设计，对器件设计进行编译，并能使用altera或其edasf校验工具进行器件仿真。

     （2）完全集成化的环境

     它是一个完全集成化、易学易用的可编程逻辑设计环境，设计输入方式有图形输入、文本输入、波形输入、状态机设计输入。其编译及设计处理写仿真、定时分析、逻辑综合与适配均为windows图形界面。

     （3）支持各种硬件描述语言

     支持各种hdl设计输入选项，包括vhdl、veriloghdl、abel、ahdl等硬件描述语言。

     （4）丰富的设计库

     提供丰富的库单元设计调用，包括74系列的全部器件和多种特殊的逻辑宏功能、新型的参数化兆功能。对于复杂的大系统，设计者需调用宏单元库，并对其修改某些参数，而无需自己用基本逻辑单元来构成某种功能，以大大减轻设计人员的工作量，缩短设计周期。

     电路的设计流程如图2所示。将所设计的电路用原理图输入和硬件描述语言输入，应用eda软件平台（max+plus

     ii）编译通过后，再进行逻辑功能仿零点，生成目标文件，下载到flex10k芯片，完成系统设计。

     2 交通控制系统设计

     2.1 系统介绍