基于AD6624的CDMA反向基带滤波器的设计
发布时间:2008/5/29 0:00:00 访问次数:612
刘 玲,曾孝平,曾 浩
摘 要:本文在分析软件无线电的宽带数字中频和数字下变频的基本模型基础上,结合adi公司推出的接收信号处理器芯片ad6624的工作原理,提出cdma基站反向链路中基带信号处理的设计方案,并详细讨论了基带滤波器的设计方法,同时给出了仿真结果。
关键词:软件无线电;cdma;数字下变频;反向基带滤波器;设计
引 言
软件无线电( software definedradio,sdr)的宗旨就是尽可能地简化射频模拟前端,使a/d转换尽可能靠近天线去完成模拟信号的数字化,而且数字化后的信号要尽可能多地用软件来处理,实现各种功能和指标。模拟信号进行数字化后的处理任务全由dsp软件来承担。
在目前的软件无线电研究中,由于受硬件发展水平的限制,接收机的结构大多数都是将射频信号经模拟下变频至中频( intermediate frequency,if),在中频通过高速、高精度a/d转换器对宽带中频信号进行欠采样,即对射频模拟信号的采样数字化采用宽带中频带通信号软件无线电结构,如图1所示。
图1 宽带中频带通信号软件无线电结构
但是中频采样后的数据量非常大,如果直接用软件进行处理,将占用大量的dsp计算资源。尤其对cdma系统来说,其宽带性更增加了dsp的处理难度。为了减轻dsp的处理压力,现在通常的做法是把a/d转换器传来的数字信号,经过专用数字信号处理器件如数字下变频器(digtal downconverter,ddc)处理,降低数据流速率,并把信号变至基带后,再把数据送给通用dsp进行处理。数字下变频的组成主要包括一个数字控制振荡器(numerically controlled oscillator,nco)、一个数字混频器和低通滤波器,如图2所示。nco产生的本振信号与adc后的输入信号进行混频。数字混频器就是乘法器。信号经混频后输出到低通滤波器以滤除倍频分量和带外信号,然后进行抽取处理。
图2 数字下变频器的组成
系统模型设计
基于软件无线电的cdma基站接收单元对有用信号进行下变频处理,将信号移至基带,并把高速基带信号做速率转换处理,即对信号进行抽取和插值滤波,最后进行基带滤波处理。在我们的设计中,rsp(receive signal processor)芯片采用ad公司ad6624。它的主要特征是:80msps宽带输入,两路高速数据输入端口和4个独立的数字下变频通道,可编程抽取fir 滤波器。将它运用到基站软件无线电接收机中可以多信道同时进行数字下变频。ad6624包含4个信号处理部分:数控振荡器(nco)、二阶的重抽样级联积分梳状滤波器( rcic2)、五阶的级联积分梳状fir滤波器(cic5)以及一个ram系数滤波器(rcf)。nco是把数字信号分成i、q两路信号,而且把数字中频信号变换到数字基带。rcic2作重采样滤波器允许主时钟和输出速率有非整数倍关系。cic5是一个比rcic2滤波特性更陡峭的抽取滤波器。ram是乘积求和可编程系数抽取滤波器。基于ad6624的反向链路中频到基带的信号处理过程如图3所示。
图3 cdma反向基带滤波处理框图
反向中频信号经a/d采用后输入rsp进行数字下变频和滤波处理,首先对信号进行数字正交变换,把输入的数字中频信号变成数字基带信号,变换后的i/q数据送入rcic2进行重采样(抽取和插值滤波处理),然后送入cic5进行抽取滤波,经过两次抽取后的低速数据送入rcf进行基带滤波处理,同时也可以进行抽取处理。考虑到rcf的基带滤波处理能力不够,所以在逻辑中又增加了一级fir滤波器进行基带滤波处理。
参照前向基带滤波器和系统对抗单音阻塞性能的要求,初步提出基带滤波器的指标如下:通带为590khz,带内波动为±1. 5db,阻带- 40db@740khz、- 80db@900khz。
滤波器设计与仿真
抽取系数的确定
根据目前的设计,a/d采样率为48 chip,基带信号的采样率为2chip,所以在rsp内可以实现24倍抽取,rcf内滤波器的阶数最高为24阶。为了避免信号混叠,保持最佳的滤波性能,并降低对逻辑( fpga)内的fir 滤波器性能的要求,需要在rcic2、cic5和rcf之间合理的分配抽取率。
(1)rcic2抽取率的确定
rcic2滤波器是一个二阶级联积分梳状滤波器,可以实现1~4096倍抽取(mrcic2)和1~512倍插值(l rcic2),对其唯一的要求是抽取和插值的倍数必须满足lrcic2/mrcic2≤1的关系。由于ad6624中rcic2只有两级,且由于cic的过渡带和阻带的衰减性能不太好,这样旁瓣电平比较高,当mm1时,旁瓣电平最多只比主瓣电平低27db,由于阻带衰减很差,无法满足抗混叠要求,一般不做高阶抽取。在本设计中,考虑到采样率(48 chip)远大于信号带宽(0. 59450mhz),则只要保证抽取后无混叠信号带宽大于信号的带宽,就不会
关键词:软件无线电;cdma;数字下变频;反向基带滤波器;设计
引 言
软件无线电( software definedradio,sdr)的宗旨就是尽可能地简化射频模拟前端,使a/d转换尽可能靠近天线去完成模拟信号的数字化,而且数字化后的信号要尽可能多地用软件来处理,实现各种功能和指标。模拟信号进行数字化后的处理任务全由dsp软件来承担。
在目前的软件无线电研究中,由于受硬件发展水平的限制,接收机的结构大多数都是将射频信号经模拟下变频至中频( intermediate frequency,if),在中频通过高速、高精度a/d转换器对宽带中频信号进行欠采样,即对射频模拟信号的采样数字化采用宽带中频带通信号软件无线电结构,如图1所示。
图1 宽带中频带通信号软件无线电结构
但是中频采样后的数据量非常大,如果直接用软件进行处理,将占用大量的dsp计算资源。尤其对cdma系统来说,其宽带性更增加了dsp的处理难度。为了减轻dsp的处理压力,现在通常的做法是把a/d转换器传来的数字信号,经过专用数字信号处理器件如数字下变频器(digtal downconverter,ddc)处理,降低数据流速率,并把信号变至基带后,再把数据送给通用dsp进行处理。数字下变频的组成主要包括一个数字控制振荡器(numerically controlled oscillator,nco)、一个数字混频器和低通滤波器,如图2所示。nco产生的本振信号与adc后的输入信号进行混频。数字混频器就是乘法器。信号经混频后输出到低通滤波器以滤除倍频分量和带外信号,然后进行抽取处理。
图2 数字下变频器的组成
系统模型设计
基于软件无线电的cdma基站接收单元对有用信号进行下变频处理,将信号移至基带,并把高速基带信号做速率转换处理,即对信号进行抽取和插值滤波,最后进行基带滤波处理。在我们的设计中,rsp(receive signal processor)芯片采用ad公司ad6624。它的主要特征是:80msps宽带输入,两路高速数据输入端口和4个独立的数字下变频通道,可编程抽取fir 滤波器。将它运用到基站软件无线电接收机中可以多信道同时进行数字下变频。ad6624包含4个信号处理部分:数控振荡器(nco)、二阶的重抽样级联积分梳状滤波器( rcic2)、五阶的级联积分梳状fir滤波器(cic5)以及一个ram系数滤波器(rcf)。nco是把数字信号分成i、q两路信号,而且把数字中频信号变换到数字基带。rcic2作重采样滤波器允许主时钟和输出速率有非整数倍关系。cic5是一个比rcic2滤波特性更陡峭的抽取滤波器。ram是乘积求和可编程系数抽取滤波器。基于ad6624的反向链路中频到基带的信号处理过程如图3所示。
图3 cdma反向基带滤波处理框图
反向中频信号经a/d采用后输入rsp进行数字下变频和滤波处理,首先对信号进行数字正交变换,把输入的数字中频信号变成数字基带信号,变换后的i/q数据送入rcic2进行重采样(抽取和插值滤波处理),然后送入cic5进行抽取滤波,经过两次抽取后的低速数据送入rcf进行基带滤波处理,同时也可以进行抽取处理。考虑到rcf的基带滤波处理能力不够,所以在逻辑中又增加了一级fir滤波器进行基带滤波处理。
参照前向基带滤波器和系统对抗单音阻塞性能的要求,初步提出基带滤波器的指标如下:通带为590khz,带内波动为±1. 5db,阻带- 40db@740khz、- 80db@900khz。
滤波器设计与仿真
抽取系数的确定
根据目前的设计,a/d采样率为48 chip,基带信号的采样率为2chip,所以在rsp内可以实现24倍抽取,rcf内滤波器的阶数最高为24阶。为了避免信号混叠,保持最佳的滤波性能,并降低对逻辑( fpga)内的fir 滤波器性能的要求,需要在rcic2、cic5和rcf之间合理的分配抽取率。
(1)rcic2抽取率的确定
rcic2滤波器是一个二阶级联积分梳状滤波器,可以实现1~4096倍抽取(mrcic2)和1~512倍插值(l rcic2),对其唯一的要求是抽取和插值的倍数必须满足lrcic2/mrcic2≤1的关系。由于ad6624中rcic2只有两级,且由于cic的过渡带和阻带的衰减性能不太好,这样旁瓣电平比较高,当mm1时,旁瓣电平最多只比主瓣电平低27db,由于阻带衰减很差,无法满足抗混叠要求,一般不做高阶抽取。在本设计中,考虑到采样率(48 chip)远大于信号带宽(0. 59450mhz),则只要保证抽取后无混叠信号带宽大于信号的带宽,就不会
刘 玲,曾孝平,曾 浩
摘 要:本文在分析软件无线电的宽带数字中频和数字下变频的基本模型基础上,结合adi公司推出的接收信号处理器芯片ad6624的工作原理,提出cdma基站反向链路中基带信号处理的设计方案,并详细讨论了基带滤波器的设计方法,同时给出了仿真结果。
关键词:软件无线电;cdma;数字下变频;反向基带滤波器;设计
引 言
软件无线电( software definedradio,sdr)的宗旨就是尽可能地简化射频模拟前端,使a/d转换尽可能靠近天线去完成模拟信号的数字化,而且数字化后的信号要尽可能多地用软件来处理,实现各种功能和指标。模拟信号进行数字化后的处理任务全由dsp软件来承担。
在目前的软件无线电研究中,由于受硬件发展水平的限制,接收机的结构大多数都是将射频信号经模拟下变频至中频( intermediate frequency,if),在中频通过高速、高精度a/d转换器对宽带中频信号进行欠采样,即对射频模拟信号的采样数字化采用宽带中频带通信号软件无线电结构,如图1所示。
图1 宽带中频带通信号软件无线电结构
但是中频采样后的数据量非常大,如果直接用软件进行处理,将占用大量的dsp计算资源。尤其对cdma系统来说,其宽带性更增加了dsp的处理难度。为了减轻dsp的处理压力,现在通常的做法是把a/d转换器传来的数字信号,经过专用数字信号处理器件如数字下变频器(digtal downconverter,ddc)处理,降低数据流速率,并把信号变至基带后,再把数据送给通用dsp进行处理。数字下变频的组成主要包括一个数字控制振荡器(numerically controlled oscillator,nco)、一个数字混频器和低通滤波器,如图2所示。nco产生的本振信号与adc后的输入信号进行混频。数字混频器就是乘法器。信号经混频后输出到低通滤波器以滤除倍频分量和带外信号,然后进行抽取处理。
图2 数字下变频器的组成
系统模型设计
基于软件无线电的cdma基站接收单元对有用信号进行下变频处理,将信号移至基带,并把高速基带信号做速率转换处理,即对信号进行抽取和插值滤波,最后进行基带滤波处理。在我们的设计中,rsp(receive signal processor)芯片采用ad公司ad6624。它的主要特征是:80msps宽带输入,两路高速数据输入端口和4个独立的数字下变频通道,可编程抽取fir 滤波器。将它运用到基站软件无线电接收机中可以多信道同时进行数字下变频。ad6624包含4个信号处理部分:数控振荡器(nco)、二阶的重抽样级联积分梳状滤波器( rcic2)、五阶的级联积分梳状fir滤波器(cic5)以及一个ram系数滤波器(rcf)。nco是把数字信号分成i、q两路信号,而且把数字中频信号变换到数字基带。rcic2作重采样滤波器允许主时钟和输出速率有非整数倍关系。cic5是一个比rcic2滤波特性更陡峭的抽取滤波器。ram是乘积求和可编程系数抽取滤波器。基于ad6624的反向链路中频到基带的信号处理过程如图3所示。
图3 cdma反向基带滤波处理框图
反向中频信号经a/d采用后输入rsp进行数字下变频和滤波处理,首先对信号进行数字正交变换,把输入的数字中频信号变成数字基带信号,变换后的i/q数据送入rcic2进行重采样(抽取和插值滤波处理),然后送入cic5进行抽取滤波,经过两次抽取后的低速数据送入rcf进行基带滤波处理,同时也可以进行抽取处理。考虑到rcf的基带滤波处理能力不够,所以在逻辑中又增加了一级fir滤波器进行基带滤波处理。
参照前向基带滤波器和系统对抗单音阻塞性能的要求,初步提出基带滤波器的指标如下:通带为590khz,带内波动为±1. 5db,阻带- 40db@740khz、- 80db@900khz。
滤波器设计与仿真
抽取系数的确定
根据目前的设计,a/d采样率为48 chip,基带信号的采样率为2chip,所以在rsp内可以实现24倍抽取,rcf内滤波器的阶数最高为24阶。为了避免信号混叠,保持最佳的滤波性能,并降低对逻辑( fpga)内的fir 滤波器性能的要求,需要在rcic2、cic5和rcf之间合理的分配抽取率。
(1)rcic2抽取率的确定
rcic2滤波器是一个二阶级联积分梳状滤波器,可以实现1~4096倍抽取(mrcic2)和1~512倍插值(l rcic2),对其唯一的要求是抽取和插值的倍数必须满足lrcic2/mrcic2≤1的关系。由于ad6624中rcic2只有两级,且由于cic的过渡带和阻带的衰减性能不太好,这样旁瓣电平比较高,当mm1时,旁瓣电平最多只比主瓣电平低27db,由于阻带衰减很差,无法满足抗混叠要求,一般不做高阶抽取。在本设计中,考虑到采样率(48 chip)远大于信号带宽(0. 59450mhz),则只要保证抽取后无混叠信号带宽大于信号的带宽,就不会
关键词:软件无线电;cdma;数字下变频;反向基带滤波器;设计
引 言
软件无线电( software definedradio,sdr)的宗旨就是尽可能地简化射频模拟前端,使a/d转换尽可能靠近天线去完成模拟信号的数字化,而且数字化后的信号要尽可能多地用软件来处理,实现各种功能和指标。模拟信号进行数字化后的处理任务全由dsp软件来承担。
在目前的软件无线电研究中,由于受硬件发展水平的限制,接收机的结构大多数都是将射频信号经模拟下变频至中频( intermediate frequency,if),在中频通过高速、高精度a/d转换器对宽带中频信号进行欠采样,即对射频模拟信号的采样数字化采用宽带中频带通信号软件无线电结构,如图1所示。
图1 宽带中频带通信号软件无线电结构
但是中频采样后的数据量非常大,如果直接用软件进行处理,将占用大量的dsp计算资源。尤其对cdma系统来说,其宽带性更增加了dsp的处理难度。为了减轻dsp的处理压力,现在通常的做法是把a/d转换器传来的数字信号,经过专用数字信号处理器件如数字下变频器(digtal downconverter,ddc)处理,降低数据流速率,并把信号变至基带后,再把数据送给通用dsp进行处理。数字下变频的组成主要包括一个数字控制振荡器(numerically controlled oscillator,nco)、一个数字混频器和低通滤波器,如图2所示。nco产生的本振信号与adc后的输入信号进行混频。数字混频器就是乘法器。信号经混频后输出到低通滤波器以滤除倍频分量和带外信号,然后进行抽取处理。
图2 数字下变频器的组成
系统模型设计
基于软件无线电的cdma基站接收单元对有用信号进行下变频处理,将信号移至基带,并把高速基带信号做速率转换处理,即对信号进行抽取和插值滤波,最后进行基带滤波处理。在我们的设计中,rsp(receive signal processor)芯片采用ad公司ad6624。它的主要特征是:80msps宽带输入,两路高速数据输入端口和4个独立的数字下变频通道,可编程抽取fir 滤波器。将它运用到基站软件无线电接收机中可以多信道同时进行数字下变频。ad6624包含4个信号处理部分:数控振荡器(nco)、二阶的重抽样级联积分梳状滤波器( rcic2)、五阶的级联积分梳状fir滤波器(cic5)以及一个ram系数滤波器(rcf)。nco是把数字信号分成i、q两路信号,而且把数字中频信号变换到数字基带。rcic2作重采样滤波器允许主时钟和输出速率有非整数倍关系。cic5是一个比rcic2滤波特性更陡峭的抽取滤波器。ram是乘积求和可编程系数抽取滤波器。基于ad6624的反向链路中频到基带的信号处理过程如图3所示。
图3 cdma反向基带滤波处理框图
反向中频信号经a/d采用后输入rsp进行数字下变频和滤波处理,首先对信号进行数字正交变换,把输入的数字中频信号变成数字基带信号,变换后的i/q数据送入rcic2进行重采样(抽取和插值滤波处理),然后送入cic5进行抽取滤波,经过两次抽取后的低速数据送入rcf进行基带滤波处理,同时也可以进行抽取处理。考虑到rcf的基带滤波处理能力不够,所以在逻辑中又增加了一级fir滤波器进行基带滤波处理。
参照前向基带滤波器和系统对抗单音阻塞性能的要求,初步提出基带滤波器的指标如下:通带为590khz,带内波动为±1. 5db,阻带- 40db@740khz、- 80db@900khz。
滤波器设计与仿真
抽取系数的确定
根据目前的设计,a/d采样率为48 chip,基带信号的采样率为2chip,所以在rsp内可以实现24倍抽取,rcf内滤波器的阶数最高为24阶。为了避免信号混叠,保持最佳的滤波性能,并降低对逻辑( fpga)内的fir 滤波器性能的要求,需要在rcic2、cic5和rcf之间合理的分配抽取率。
(1)rcic2抽取率的确定
rcic2滤波器是一个二阶级联积分梳状滤波器,可以实现1~4096倍抽取(mrcic2)和1~512倍插值(l rcic2),对其唯一的要求是抽取和插值的倍数必须满足lrcic2/mrcic2≤1的关系。由于ad6624中rcic2只有两级,且由于cic的过渡带和阻带的衰减性能不太好,这样旁瓣电平比较高,当mm1时,旁瓣电平最多只比主瓣电平低27db,由于阻带衰减很差,无法满足抗混叠要求,一般不做高阶抽取。在本设计中,考虑到采样率(48 chip)远大于信号带宽(0. 59450mhz),则只要保证抽取后无混叠信号带宽大于信号的带宽,就不会