USB开关在超便携式和消费电子应用中的设计技巧
发布时间:2008/5/29 0:00:00 访问次数:431
pcb设计与布局
除了pcb走线匹配的基本原则外，如尽量缩短走线分支、保持差分阻抗等于90±10%、尽量减少通孔数量(尤其是对在d+和d-信号走线来说)、避免90º拐弯的走线，还有一些关于pcb材料和信号层数方面的建议。下面列出了关键的建议：
(1)先对d+和d-进行走线，走线位于与gnd层相邻的信号层上，这2条线尽可能一样长，长度误差控制在大约1.0～1.5mm以内；(2)控制d+和d-的走向长度小于75mm (小于25mm更好);(3)避免在d+和d-上使用共模扼流圈，除非为抑制emi而需要这么做；(4)考虑在vbus上使用rc滤波器，确保去耦电容值小于10μf，以免违反usb-if兼容性测试的浪涌电流规范。
本文讨论的fsusb开关，特别当用在上升/下降时间为500～750ps的高速usb2.0应用中时，应放置在尽可能靠近usb2.0控制器或驱动器输出的地方。vcc去耦电容(0.1μf和或1μf)也应该尽可能靠近fsusb开关的引脚。
| 图5：用于隔离配置的usb开关应用电路图。 |
本文小结
针对usb2.0系统环境而优化的模拟开关，使设计工程师和产品制造商能够通过复用不同的数据源，来利用快速扩展的功能。只要正确理解经过优化的模拟开关的特性，以及usb2.0环境中每一个开关的重要性，我们就可以建立非常鲁棒的设计。本文讨论的高性能usb开关提供一系列产品组合，非常适用于超便携式和消费电子应用中的usb、uart、音频和视频信号路径，同时能保持信号完整性，并符合最优的、关键的消费电子设备规范
pcb设计与布局
除了pcb走线匹配的基本原则外，如尽量缩短走线分支、保持差分阻抗等于90±10%、尽量减少通孔数量(尤其是对在d+和d-信号走线来说)、避免90º拐弯的走线，还有一些关于pcb材料和信号层数方面的建议。下面列出了关键的建议：
(1)先对d+和d-进行走线，走线位于与gnd层相邻的信号层上，这2条线尽可能一样长，长度误差控制在大约1.0～1.5mm以内；(2)控制d+和d-的走向长度小于75mm (小于25mm更好);(3)避免在d+和d-上使用共模扼流圈，除非为抑制emi而需要这么做；(4)考虑在vbus上使用rc滤波器，确保去耦电容值小于10μf，以免违反usb-if兼容性测试的浪涌电流规范。
本文讨论的fsusb开关，特别当用在上升/下降时间为500～750ps的高速usb2.0应用中时，应放置在尽可能靠近usb2.0控制器或驱动器输出的地方。vcc去耦电容(0.1μf和或1μf)也应该尽可能靠近fsusb开关的引脚。
| 图5：用于隔离配置的usb开关应用电路图。 |
本文小结
针对usb2.0系统环境而优化的模拟开关，使设计工程师和产品制造商能够通过复用不同的数据源，来利用快速扩展的功能。只要正确理解经过优化的模拟开关的特性，以及usb2.0环境中每一个开关的重要性，我们就可以建立非常鲁棒的设计。本文讨论的高性能usb开关提供一系列产品组合，非常适用于超便携式和消费电子应用中的usb、uart、音频和视频信号路径，同时能保持信号完整性，并符合最优的、关键的消费电子设备规范
上一篇：用于机顶盒设计的高性能模拟开关
上一篇：通信开关电源的EMI／EMC设计
相关技术资料- 5-23TLC（Triple Level Cell）4D NAND闪存应用
- 5-23视频生成模型Veo 3+ Flow应用参数设计
- 5-23扩散语言模型Gemini Diffusion解读
- 5-23氮化炮（GAN）智能功率模块（IPMS）探究
- 5-23集成照片传感器和被动过滤器系列详解
- 5-2318输出网络同步器与JESD204B/C产品详情
- 5-22双核 STM32H747 MCU芯片应用探究
- 5-22第七代酷睿处理器系列新技术介绍
- 5-22新一代骁龙 8 旗舰处理器应用详解
- 5-22数据中心芯片AI 100际应用场景分析
- 5-22首款Arm架构服务器芯片Centriq 2400
- 5-2212英寸碳化硅衬底激光剥离自动化解决方案
- 相关IC型号
公网安备44030402000607
