基于cyclone EP1C6 的LED大屏设计方案
发布时间:2008/5/29 0:00:00 访问次数:504
摘要:介绍了一种基于fpga的led大屏设计方案,采用自顶向下的设计思想,设计了基于fpga的双口ram和扫描控制电路,解决了传统led大屏设计中,控制系统复杂﹑可靠性差的问题。 目前采用的led大屏幕显示系统的控制电路,大多由单个或多个cpu及复杂的外围电路组成,这种电路设计,单片机编程比较复杂,整个电路的调试比较麻烦,可靠性和实时性很难得到保证。针对这种情况,介绍一种基于cyclone ep1c6的led大屏幕设计方案,该设计方案无须外挂flash rom和ram,无须任何外部功能电路,所有功能均由一片cyclone ep1c6和一片单片机spce061a来实现,具有数据处理速度快、可靠性高的特点。其中fpga内部双口ram的运用,为不同总线间的数据通信提供了一个新的解决方案。 1系统结构及功能概述 设计对象是一块具有192×128个红色led点阵的电子屏。整块电子屏是模块化的结构,每4个16×16的点阵块为一个单元,共3×8个这样的单元。屏上要求连续显示5屏内容,且每屏具有上下左右移动等动画效果,实际应用中主控制室距离电子屏约为200米。结合设计对象的要求和大屏幕设计的特点,系统结构框图如图1所示。 图1 系统框图 led大屏设计系统由三个主要单元组成:上位机图象/文字编辑与发送部分单元、主控板单元、led电子屏。系统上位机由一台pc机来控制,主要是编辑、发送图象/文字信息到主控板,而主控板对这些数据进行处理后发送到大屏幕上显示出来。 2系统硬件设计 系统硬件设计主要是对主控板的设计,主控板的主要功能包括:数据通讯、数据存储、数据处理、扫描控制等。传统led大屏设计由作为数据存储器的flash rom和数据处理缓存器的ram、cpu和可编程逻辑器件fpga/cpld、作为数据扫描缓冲区的ram组成,其结构如图2所示。 图2 传统led大屏设计主控板结构图 传统主控板硬件设计需要较多的外围器件(有的设计中还不止一个cpu和cpld),不仅硬件结构和连线复杂,而且设计成本较高。此外,由于led大屏幕数据量很大,各个分立存储器之间、单片机与fpga/cpld之前数据实时可靠的传输也是一个问题。为解决这些问题,主控板硬件电路的设计选用一片凌阳单片机spce061a和一片fpga cyclone ep1c6,其结构框图如图3所示。
图3 基于cyclone ep1c6的主控板结构图 2.1 cyclone ep1c6和spce061a简介 cyclone ep1c6是altera推出的一款高性价比fpga,工作电压3.3v,内核电压1.5v。采用0.13μm工艺技术,全铜sram工艺,其密度为5980个逻辑单元,包含20个128×36位的ram块(m4k模块),总的ram空间达到92160位。内嵌2个锁相环电路和一个用于连接sdram的特定双数据率接口,工作频率高达200mhz[3]。 spce061a是凌阳科技推出的一款16位微控制器,内嵌32k字flash和2k字sram,并集成了ice仿真电路接口﹑通用i/o端口﹑定时器/计数器﹑中断控制﹑cpu时钟﹑模数转换器a/d﹑dac输出﹑通用异步串行输入输出接口、串行输入输出接口﹑低电压检测/低电压复位﹑看门狗等功能。cpu最高可工作在49mhz的主频下,较高的处理速度使spce061a能够非常容易、快速地处理复杂的数字信号[1]。 2.2主控板结构及功能 主控板结构如图3所示,上位机发送的数据通过双绞传送到rs422接收模块[2],经转换后送至单片机,由单片机的iob7口以uart中断的方式接收上位机发送的数据。单片机将接收的串口数据以两个字节为单位逐一写入内置的flash中。单片机内部的2k字sram在此作为一个缓存区,每次单片机要向fpga中写一屏新的数据时,先按特定的地址从flash中读出数据并存放到sram中,再将sram的数据并行写到fpga的双口ram中。 fpga在其内部配置一个双口ram缓存单片机写入的数据,同时将这些数据按照大屏的结构和扫描电路的特点,从双口ram中有选择性地读出,并将读出的数据由并转串,按照一定的时序对大屏点阵进行、列扫描,这个时序也是由fpga产生的。扫描数据和时序控制信号从fpga的i/o口输出后,经过一个由74ls245构成的隔离驱动电路送至大屏幕。 2.3基于fpga的双口ram的配置 基于fpga的双口ram的配置是本设计的独特之处。ram作为中介将单片机送来的数据
关键词:单片机,fpga,led大屏幕,双口ram
摘要:介绍了一种基于fpga的led大屏设计方案,采用自顶向下的设计思想,设计了基于fpga的双口ram和扫描控制电路,解决了传统led大屏设计中,控制系统复杂﹑可靠性差的问题。 目前采用的led大屏幕显示系统的控制电路,大多由单个或多个cpu及复杂的外围电路组成,这种电路设计,单片机编程比较复杂,整个电路的调试比较麻烦,可靠性和实时性很难得到保证。针对这种情况,介绍一种基于cyclone ep1c6的led大屏幕设计方案,该设计方案无须外挂flash rom和ram,无须任何外部功能电路,所有功能均由一片cyclone ep1c6和一片单片机spce061a来实现,具有数据处理速度快、可靠性高的特点。其中fpga内部双口ram的运用,为不同总线间的数据通信提供了一个新的解决方案。 1系统结构及功能概述 设计对象是一块具有192×128个红色led点阵的电子屏。整块电子屏是模块化的结构,每4个16×16的点阵块为一个单元,共3×8个这样的单元。屏上要求连续显示5屏内容,且每屏具有上下左右移动等动画效果,实际应用中主控制室距离电子屏约为200米。结合设计对象的要求和大屏幕设计的特点,系统结构框图如图1所示。 图1 系统框图 led大屏设计系统由三个主要单元组成:上位机图象/文字编辑与发送部分单元、主控板单元、led电子屏。系统上位机由一台pc机来控制,主要是编辑、发送图象/文字信息到主控板,而主控板对这些数据进行处理后发送到大屏幕上显示出来。 2系统硬件设计 系统硬件设计主要是对主控板的设计,主控板的主要功能包括:数据通讯、数据存储、数据处理、扫描控制等。传统led大屏设计由作为数据存储器的flash rom和数据处理缓存器的ram、cpu和可编程逻辑器件fpga/cpld、作为数据扫描缓冲区的ram组成,其结构如图2所示。 图2 传统led大屏设计主控板结构图 传统主控板硬件设计需要较多的外围器件(有的设计中还不止一个cpu和cpld),不仅硬件结构和连线复杂,而且设计成本较高。此外,由于led大屏幕数据量很大,各个分立存储器之间、单片机与fpga/cpld之前数据实时可靠的传输也是一个问题。为解决这些问题,主控板硬件电路的设计选用一片凌阳单片机spce061a和一片fpga cyclone ep1c6,其结构框图如图3所示。
图3 基于cyclone ep1c6的主控板结构图 2.1 cyclone ep1c6和spce061a简介 cyclone ep1c6是altera推出的一款高性价比fpga,工作电压3.3v,内核电压1.5v。采用0.13μm工艺技术,全铜sram工艺,其密度为5980个逻辑单元,包含20个128×36位的ram块(m4k模块),总的ram空间达到92160位。内嵌2个锁相环电路和一个用于连接sdram的特定双数据率接口,工作频率高达200mhz[3]。 spce061a是凌阳科技推出的一款16位微控制器,内嵌32k字flash和2k字sram,并集成了ice仿真电路接口﹑通用i/o端口﹑定时器/计数器﹑中断控制﹑cpu时钟﹑模数转换器a/d﹑dac输出﹑通用异步串行输入输出接口、串行输入输出接口﹑低电压检测/低电压复位﹑看门狗等功能。cpu最高可工作在49mhz的主频下,较高的处理速度使spce061a能够非常容易、快速地处理复杂的数字信号[1]。 2.2主控板结构及功能 主控板结构如图3所示,上位机发送的数据通过双绞传送到rs422接收模块[2],经转换后送至单片机,由单片机的iob7口以uart中断的方式接收上位机发送的数据。单片机将接收的串口数据以两个字节为单位逐一写入内置的flash中。单片机内部的2k字sram在此作为一个缓存区,每次单片机要向fpga中写一屏新的数据时,先按特定的地址从flash中读出数据并存放到sram中,再将sram的数据并行写到fpga的双口ram中。 fpga在其内部配置一个双口ram缓存单片机写入的数据,同时将这些数据按照大屏的结构和扫描电路的特点,从双口ram中有选择性地读出,并将读出的数据由并转串,按照一定的时序对大屏点阵进行、列扫描,这个时序也是由fpga产生的。扫描数据和时序控制信号从fpga的i/o口输出后,经过一个由74ls245构成的隔离驱动电路送至大屏幕。 2.3基于fpga的双口ram的配置 基于fpga的双口ram的配置是本设计的独特之处。ram作为中介将单片机送来的数据
关键词:单片机,fpga,led大屏幕,双口ram
上一篇:彩色光合成演示器
上一篇:如何辨别LCD显示器的坏点和亮点