作者：中国航空计算技术研究所 姜运生

    摘 要: 本文介绍了某机载雷达智能同步通讯系统的硬件设计和软件算法。该系统满足了机载航空雷达数据通讯、处理和保存的需要，成本低、速度快。在同步通讯系统设计中具有典型性和实用性。

    关键词: 同步通讯；数据链路控制；零位插入；同步时钟

    异步串行通讯，诸如rs232、rs485等以简单实用而众所周知。同步串行通讯以异步不可比拟的高速度而应用在许多速度要求较高的通讯网络。同步通信无需开始位和停止位，直接由同步时钟对数据采样，数据传输率等同于时钟速率。其显著特点就是两端必须共享同一时钟，发送方必须将时钟和数据同时发送，接收方才能正确采样。同步模式分为字节同步和位同步。国际标准化组织的hdlc(高级数据链路控制)协议是应用最普遍的同步协议，帧结构如表1所示，其中标志字节值为7eh。

    intel8274简介

    intel8274是实现hdlc同步通信协议的最佳接口芯片，图1是其管脚定义，有以下显著特点：

    ·有异步、字节同步和位同步工作模式；

    ·2个独立的、全双工的接收器和发送器；

    ·和许多cpu接口兼容；

    ·4个独立的dma通道；

    ·波特率可达880k；

    ·异步模式下，具备通用串口的所有信号；

    ·在位同步时，自动产生并识别hdlc的开标志和关标志、自动进行零位插入和删除、自动为发送数据产生crc校验码并自动对接收数据进行crc校验、和ccitt的x.25兼容。

    intel8274的零位插入是为了把标志字节 7eh和正式数据中的7eh( 0111.1110b)区分开来。在发送一方，除标志字节之外的所有发送字节，每碰到有五个连续的“1”就自动插入一个“0”，从而保证了两个标志字节之间的其它字节没有7eh。在接收一方，接收到标志字节之后，每碰到字节中有五个连续的“1”后的一个“0”，将这个“0”删除掉，恢复字节原值。发送方和接收方的crc校验都不包含这个额外插入的“0”和被删除的“0”。硬件实现时很容易用锁相环电路检测出标志字节，方便地判断同步数据帧的开始和结束。

    图1 intel8274管脚定义

    图2 智能通讯板结构

    系统硬件结构

    intel8274不仅性能优越，而且和各种cpu接口比较简单。基于该芯片的某机载雷达设计的同步通信系统如图2所示，整个系统采用二级cpu结构，将主cpu从烦琐的通讯管理中解放出来。主cpu和通讯cpu共享双口ram，在此交换数据。主cpu只需将发送的同步数据帧填入发送缓冲区，由通讯cpu监控同步帧发送。当通讯cpu正确接收到完整的数据帧时直接放入接收缓冲区，然后通过中断通知主cpu取走即可。

    硬件细化设计时应该注意：

    ·时钟

    在图2中，intel8274的工作时钟由3.6864mhz的时钟直接输入，而2个通道的发送时钟由8254对工作时钟进行分频后给出。这样可以由软件对8254进行设置，灵活配置出各种适当的波特率。特别注意，经过差分驱动的信号应包括发送时钟，而接收时钟应该和接收数据一起由外部提供。

    ·中断

    同步通信不能使用查询的方法，只能使用中断驱动。必须把intel8274的中断请求信号/int(pin28)和中断应答/inta(pin27)各自上拉10kw电阻，而将菊花链的中断输入/ipi(pin29)接地。/int未上拉时，intel8274不能产生有效的低电平，cpu不可能响应中断。/inta未上拉时intel8274可能向的数据线输出中断向量，扰乱cpu工作。而/ipi未