来源：中电网 作者：未知

    引言

    在信息处理中，特别是实时视频图像处理中，通常都要对实现视频图像进行处理，而这首先必须设计大容量的存储器，同步动态随机存储器sdram虽然有价格低廉、容量大等优点，但因sdram的控制结构复杂，常用的方法是设计sdram通用控制器，这使得很多人不得不放弃使用sdram而使用价格昂贵的sram。为此，笔者在研究有关文献的基础上，根据具体情况提出一种独特的方法，实现了对sdram的控制，并通过利用fpga控制数据存取的顺序来实现对数字视频图像的旋转，截取、平移等实时处理。sdram的控制原理，如图1所示。

    sdram基本操作原理

    本文以三星公司的sdram器件k4s561632c[4]为例来是说明sdram的工作原理。

    sdram的结构特点

    存储器的最初结构为线性，它在任何时刻，地址线中都只能有一位有效。设容量为n×m的存储器有s0－sn－1条地址线；当容量增大时，地址选择线的条数也要线性增多，利用地址译码虽然可有效地减少地址选择线的条数，但这种存储器的长宽比太大，显然，这在工业上是无法实现的。而且由于连线的延时与连线的长度成正比，这样的设计会使存储器的存取速度很慢。为了解决这个问题，现在常用的存储器都是将存储单元设计成阵列形状，使其长宽比接近1：1。这样，电路就必须增加一个列地址译码器，才能选出正确的存储单元。这样，整个存储器的地址线被分为行地址线和列地址线，行地址线要将要选择执行读或写操作的行，而列地址线则可从被选中的一行中再选出一个用于真正执行读或写操作的存储单元。

    sdram的行地址线和列地址线是分时复用的，即地址线要分两次送出，先送行地址线，再送列地址线。这样可进一步减少地址线的数量、提高器件的性能，但寻址过程会由此变得复杂，新型的sdram的容量一般比较大，如果还采用简单的阵列结构，就会使存储器的字线和位线的长度、内部寄生电容及寄生电阻都变得很大，从而使整个存储器的存取速度严重下降，实际上，现在sdram一般都以bank（存储体或存储块）为组织，来将sdram分为很多独立的小块，然而由bank地址线ba控制bank之间的选择；sdram的行、列地址线贯穿所有的bank；每个bank的数据位宽同整个存储器的相同。这样，bank内的字线和位线的长度就可被限制合适的范围内，从而加快存储器单元的存取速度，另外，ba也可以使被选中的bank处于正常工作模式，而使没有被选中的bank工作在低功耗模式下，这样还可以降低sdram的功耗。

    为了减少mos管的数量、降低功耗、提高集成度和存储容量，sdram都是利用其内部电容存储信息，由于电容的放电作用，必须每隔一段时间给电容充电才能使存储在电容里的数据信息不丢失，这就是刷新过程，这种机制使sdram的控制过程变的更加复杂，从而给应用带来难度。

    三星公司的sdram（k4s561632c）的外部同步时钟速率可在一定的频率范围内连续变化，最高频率可达到133mhz，每块sdram内含四个独立的bank；它的基本存储单元都是按照阵列排列的，它的数据位宽和整个存储器的位宽相同，同时支持多种读写模式；所有的输入信号均以时钟的上升沿为基准，这使得地址、控制和数据输入到缓冲器的时间可保持一致且建立和保持的时间很小；该器件使用完全流水线型内部结构；另外，它还具有突发长度可编程、延迟可编程等优点。这些优点使得k4s561632c能广泛的应用于宽频带、高性能存储器应用系统。

    sdram的基本信号

    sdram的基本信号可以分成以下几类：

    （1）控制信号：包括片选（cs）、同步时钟（clk）、时钟有效（clken）、读写选择（we）、数据有效（dqm）等；

    （2）地址选择信号：包括行地址选择（ras）、列地址选择（cas）、行/列地址线（sa0－sa12）分时复用、bank块地址线（ba0－ba1）；

    （3）数