摘要：soc是超大规模集成电路的发展趋势和新世纪集成电路的主流。其复杂性以及快速完成设计、降低成本等要求，决定了系统级芯片的设计必须采用ip（intellectual property）复用的方法。本文介绍以可复用ip设计方法，设计串行外设接口spi（serial peripheral interface）模块ip核的思路，用verilog语言实现，并经fpga验证，通过tsmc（台湾集成电路制造公司）的0.25μm工艺生产线流水实现，完成预期功能。

关键词：soc 可复用ip spi amba总线

引言

随着集成电路设计技术和深亚微米制造技术的飞速发展，集成电路的规模越来越大，出现了片上系统soc（system on chip，又称之为系统级芯片）。由于其在速度、功耗和成本方面的优势，发展势头迅猛。soc芯片是一个复杂的系统，为了在规定时间完成设计，并提高设计的可靠性，只有依赖基于ip复用的soc设计方法。如何为soc设计提供可复用的ip核，成为soc设计的基础和难点。

东南大学asic系统工程技术研究中心针对amba（advanced microcontroller bus architecutre，先进微控制器）总线规范开发了一款代号为garfield的嵌入式微处理器。此微处理器除采用arm公司arm7tdmi内核的硬ip外，其余模块采用了自己开发的软ip。本文以串行外设接口spi为例，介绍基于复用的ip设计与验证的一些经验。此spi模块基于amba的apb（advanced peripheral bus，先进外设总线）规范，可以不作修改地应用在任何符号amba总线规范的微处理器设计中。

garfield的总体架构及spi模块在系统中所处的位置如图1所示。

1 可复用ip核的soc设计方法

系统级芯片设计中，ip特指经过验证的各种超级宏单元模块电路。vsia（虚拟器件接口联盟）根据设计层次，将ip划分为三个层次：硬ip、软ip和介于两者之间的固ip。硬ip性能最优但适应性较差，软ip灵活性大、可移植性好。ip核必须具有以下特征：①可读性；②设计的衍展性和工艺适应性；③可测性；④端口定义标准化；⑤版板保护。

代码编写规则和可综合的书写规范是实现ip核的基础，可保证ip软核在任何eda工具下编译和综合的正确性。为soc集成时消除综合产生的风险，我们制定了verilog代码的书写规范，并要求有详细的注释，易于他人理解和修改。可复用ip设计流程如图2所示。

为了容易地将ip集成到芯片中，需要标准化的接口或片上总线，vsia在这方面作了一定的工作。另外，设计中要尽量将ip核接口部分与功能部分分开，单独作为一模块进行设计，当需要集成到其它互连协议中时，只需修改接口部分。为尽可能地提供灵活性，允许综合时设置多个参数。

在最终面向用户的产品发布中，用户手册是非常重要的部分。这部分文档将被用于ip核的选择、集成和验证，是一种非常专业化的文楼。它主要包括模块系统结构、功能框图、输入、输入/输出口、时序图、调用方式、设计流程、测试指导、推荐使用和软件编译器和驱动程序、系统验证指导、调试指导和该ip核版本历史等。在可重用ip核产品发布中，还应包含该 ip核的多种仿真模型，以便用户在进行评估、设计和系统测试时使用。ip核的仿真器模型一般可分为3个层次：①行为级模型，能够仿真该ip核的全部功能，包括在算法级和指令集上的功能；②硬件级模型，能够精确提供该ip核的功能和时序的仿真；③门级模型，提供硬核的带有时序反标注信息的仿真模型。

在实践中，我们搜索出一套基于cvs（协作版本管理系统）的版本管理和设计、验证人员协同工作的制定流程，对rtl代码作了尽可能全面的仿真，提供完备的测试矢量，保证了最终ip核的质量，并按要求建立了标准、规范的文档。

2 spi模块ip核的设计

串行外围设备接口spi（serial peripheral interface）总线技术是motorola公司推出的多种微处理器、微控制器以及外设间的一种全双工、同步、串行数据接口标准。spi总线量种三线总线，因其硬件功能很强，所以，与spi有关的软件就相当简单，使cpu有更多的时