基于RISC技术的8位微控制器设计

发布时间:2008/5/28 0:00:00 访问次数:440

摘要：介绍基于risc技术的8位微控制器的设计与实现。主要包括risc指令集的选取；取指单元、译码单元、执行单元的设计；取指、译码、回写三级流水线技术的实现。该微控制器包含8级硬件堆栈、1个8位计数器、1个计数器溢出中断、2个外部中断源、8位数据输入和输出端口、16个通用寄存器、2k×16位的程序存储器、512字节的数据存储器。设计使用可综合的verilog语言描述， quartusⅱ软件仿真，fpga器件验证实现。

关键词：risc verilog 8位微控制器 fpga

引言

　　随着微电子技术的不断发展，超大规模集成电路的集成度和工艺水平不断提高，将整个应用电子系统集成在一个芯片中(soc)，已成为现代电子系统设计的趋势；以往高复杂度、高成本的嵌入式系统结构能够通过低成本的单片芯片实现。另一方面，复杂可编程逻辑器件(cpld)和现场可编程门阵列(fpga)集成度和速度不断提高，功能不断增强，开发人员可以使用高性能的eda综合开发工具和硬件描述语言(hdl)在短时间内设计出复杂的电子应用系统。目前，嵌入式系统已经在各行各业得到广泛应用。工控、通信、汽车、航空航天以及军事等各个领域都能看到嵌入式系统的身影，而微控制器(mcu)则是嵌入式系统的核心。

1 精简指令集计算机(risc)

1.1 risc的结构特征和设计原则

　　精简指令集计算机具有单周期单指令，存储器到寄存器的操作，简单的寻址方式和简单的指令格式的结构特征，其设计原则为：

① 选择使用频率高的指令，补充少量高效指令；

② 指令的结构简单，所有指令长度相等；

③ 采用流水线技术，尽量使cpi = 1；

④ 使用load/store操作指令访问存储器；

⑤ 采用通用寄存器(gpr)结构；

⑥ 优化编译，提高执行效率。

1.2 性能因子cpi和执行时间

　　性能因子是指微控制器每条指令的平均时钟周期数cpi（cycles per instruction）：

　　程序总的执行时间t为：

　　执行时间是微控制器性能的主要指标。在影响t的三个因素中，时钟频率取决于硬件技术；cpi与指令集和mcu的组成结构有关；而指令数由指令集和编译技术决定。要使微控制器的性能得到提高，优化指令集、减少程序的总指令数和降低cpi值是设计主要考虑的问题。

2 微控制器的系统结构

　　图1所示的微控制器主要由以下几个模块组成：

　　① prom程序存储器单元(program rom)。程序存储器容量为2k×16位。系统复位后，程序计数器pc指向程序存储器000h单元，程序从000h处开始执行。

　　② idec指令译码单元(instruction decoder)。指令译码器对输入的16位宽指令进行译码，输出寄存器、数据存储器的地址和读/写控制信号。

　　③ alu算术逻辑运算单元(arithmetic logic unit)。alu单元是mcu数据处理的核心部分，数据宽度为8位，具有加、减、逻辑运算和移位功能。alu单元有2个8位的数据输入和1个8位数据输出，1位进位输入，1位进位标志输出和零标志输出。运算操作码输入为4位，由译码单元提供。

　　④ regs寄存器单元(register)。1组16个8位寄存器，用于数据的高速存取。寄存器组具有2个数据输出端口和1个数据输入端口，读和写地址分开，可同时进行读/写操作。

　　⑤ dram数据存储器单元(data ram)。包含4段共512字节(每段128字节)的数据存储器，直接寻址能力为128字节，间接寻址能力为256字节，由程序状态控制寄存器psw的高2位控制段选地址。

　　⑥ ctrl控制单元(control unit)。整个mcu的控制中心，主要控制流水线操作、数据总线的控制和程序计数器的转移。另外，还包括中断、计数器和堆栈控制。

　　⑦ 其它。定义了1组数据输入端口、2组数据输出端口，数据位宽均为8位；2个外部中断输入int0和int1；1个8位计数器timer；7级程序堆栈stack，可实现7级子程序调用；1个8位的程序状态控制寄存器psw。各位功能如表1。

表1 psw各位功能