位置:51电子网 » 技术资料 » 模拟技术

AD7656型模/数转换器在信号采集系统中的应用

发布时间:2007/4/12 0:00:00 访问次数:563

摘要:首先介绍一种新型的多通道高分辨率AD7656型模,数转换器的功能和性能,详细描述它在并行接口模式下的工作方式和原理。然后介绍AD7656在信号采集系统中的应用,给出设计方案和电路。
1 引言
美国模拟器件公司(ADI)发布了一种创新的半导体制造工艺,这种工艺技术是将高电压半导体工艺与亚微米CMOS和互补双极型工艺相结合,并将该工艺命名为iCMOS(工业CMOS)。使诸如工厂自动化和过程控制等高电压应用在性能、设计和节省成本方面均得到极大提升。iCMOS能把更多的信号链路功能集成在一个尺寸比以前小很多的芯片内,并且不牺牲性能,将数字逻辑电路与高速模拟电路集成在一起,并且采用前所未有的小尺寸封装,提供更高的性能和更低的功耗。AD7656就是采用iC-MOS工艺制造的,是高集成度、6通道16-bit逐次逼近(SAR)型ADC,内含1个2.5V基准电压源和基准缓冲器。该器件的功耗比最接近的同类双极型ADC降低了60%。AD7656在每通道250kS/s采样速率下的精度(±4LSB最大值积分线性误差)是同类产品的2倍。基于iCOMS技术制造的ADC可以满足工业领域对高分辨率、多通道、高转换速率和低功耗的要求。

2 AD7656的特性及引脚功能
2.1 AD7656的特性
图1示出AD7656的功能框图。AD7656的主要特性如下:


●6通道16-bit逐次逼近型ADC;
●最大吞吐率为250kS/s;
●AVcc范围为4.75V-5.25V;
●低功耗:在供电电压为5V、采样速率为250kS/s时的功耗为160mW;
●宽带宽输入:输入频率为50kHz时的信噪比(SNR)为85dB;
●片上有2.5V基准电压源和基准缓冲器;
●有并行和串行接口;
●与SPI/QSPI/μWire/DSP兼容的高速串行接口;
●可通过引脚或软件方式设定输入电压范围(±10V,±5V);
●采用iCMOS工艺技术;
●64引脚QFP。

2.2 AD7656的引脚功能
REFCAPA、REFCAPB、REFCAPC是参考电压引脚,这几个引脚应该接去耦电容器来减小每1个ADC通道参考缓冲器的衰减。
V1一V6是模拟输入1-6引脚,它们是模拟前端输入,对应通道的输入范围取决于RANGE引脚的定义。
AGND是模拟地,所有的模拟输入信号和外部参考信号都要用AGND。
DVcc是5V数字电源端。
VDRIVE是逻辑电源输入,该引脚的电压取决于内部参考电压,应接10μF或100μF的去耦电容器。
DGND是数字地,它是数字电路的参考点。
AVcc是模拟电压输入(4.5V-5.5V),它只给ADC的内核供电。
CONVSTA/B/C是转换使能逻辑输入,每对有其相关的CONVST信号,用来启动每对或每4个或6个ADC同步采样。
CS是片选信号,逻辑低电平时使能。
RD是读信号,逻辑低电平时使能。
WR/PEFEN/DIS是写数据/参考使能/非使能。
BUSY是忙信号输出,当转换开始时为高电平,并且在转换结束前一直为高电平。
SER/PAR是串行/并行选择输入信号。低电平时选择并行接口模式,高电平时选择串行接口模式。
DB[0]/SEL A是数据0位/选择输出A路。
DB[1]/SEL B是数据1位/选择输出B路。
DB[2]/SEL C是数据2位/选择输出C路。
DB[3]/DCIN C是数据3位,C路为菊花链式。
DB[4]DCIN B是数据4位/B路为菊花链式。
DB[5]/DCIN A是数据5位/A路为菊花链式。
DB[6]/SCLK是数据6位/串行时钟。
DB[7]/HBEN/DCEN是数据7位/高位使能/菊花链式使能。
DB[8]DOUTA是数据8位/串行数据输出A。
DB[9]/DOUTB是数据9位/串行数据输出B。
DB[10]/DOUTC是数据10位/串行数据输出C。
DB[11]/DGND是数据11位/数字地。
DB[12]、DB[13]、DB[15]是数据12位、数据13位、数据15位。
DB [14]/REFBUFEN/DIS是数据14位/参考缓冲使能(低电平时)/非使能(高电平时)。
RESET是复位信号输入。
RANGE是模拟输入范围选择输入信号。
VDO是正电源端。
Vss是负电源端。
H/S SEL是硬件/软件选择输入引脚。
W/B是字或字节模式选择。

3 AD7656的工作原理及系统构成
3.1AD7656的工作原理
AD7656是逐次逼近型转换器,包括1个比较器、1个模/数转换器、1个逐次逼近寄存器(SAR)和1个逻辑控制单元。转换中的逐次逼近是按对分原理由控制逻辑电路完成。其大致过程如下:启动转换后,控制逻辑电路首先把逐次逼近寄存器的最高位置1,其他置0,逐次逼近寄存器的这个内容经过模/数转换后得到约为满量程输出一半的电压值。这个电压值在比较器中与输入信号进行比较。比较器的输出反馈到模/数转换器,并在下一次比较前对其进行修正。在逻辑控制电路的时钟驱动下,逐次逼近寄存器不断进行比较和移位操作,直到完成最低有效位(LSB)的转换。这时逐次逼近寄存器的各位值均已确定,逐次逼近转换完成。

由于逐次逼近型模/数转换器在1个时钟周期内只能完成1位

摘要:首先介绍一种新型的多通道高分辨率AD7656型模,数转换器的功能和性能,详细描述它在并行接口模式下的工作方式和原理。然后介绍AD7656在信号采集系统中的应用,给出设计方案和电路。
1 引言
美国模拟器件公司(ADI)发布了一种创新的半导体制造工艺,这种工艺技术是将高电压半导体工艺与亚微米CMOS和互补双极型工艺相结合,并将该工艺命名为iCMOS(工业CMOS)。使诸如工厂自动化和过程控制等高电压应用在性能、设计和节省成本方面均得到极大提升。iCMOS能把更多的信号链路功能集成在一个尺寸比以前小很多的芯片内,并且不牺牲性能,将数字逻辑电路与高速模拟电路集成在一起,并且采用前所未有的小尺寸封装,提供更高的性能和更低的功耗。AD7656就是采用iC-MOS工艺制造的,是高集成度、6通道16-bit逐次逼近(SAR)型ADC,内含1个2.5V基准电压源和基准缓冲器。该器件的功耗比最接近的同类双极型ADC降低了60%。AD7656在每通道250kS/s采样速率下的精度(±4LSB最大值积分线性误差)是同类产品的2倍。基于iCOMS技术制造的ADC可以满足工业领域对高分辨率、多通道、高转换速率和低功耗的要求。

2 AD7656的特性及引脚功能
2.1 AD7656的特性
图1示出AD7656的功能框图。AD7656的主要特性如下:


●6通道16-bit逐次逼近型ADC;
●最大吞吐率为250kS/s;
●AVcc范围为4.75V-5.25V;
●低功耗:在供电电压为5V、采样速率为250kS/s时的功耗为160mW;
●宽带宽输入:输入频率为50kHz时的信噪比(SNR)为85dB;
●片上有2.5V基准电压源和基准缓冲器;
●有并行和串行接口;
●与SPI/QSPI/μWire/DSP兼容的高速串行接口;
●可通过引脚或软件方式设定输入电压范围(±10V,±5V);
●采用iCMOS工艺技术;
●64引脚QFP。

2.2 AD7656的引脚功能
REFCAPA、REFCAPB、REFCAPC是参考电压引脚,这几个引脚应该接去耦电容器来减小每1个ADC通道参考缓冲器的衰减。
V1一V6是模拟输入1-6引脚,它们是模拟前端输入,对应通道的输入范围取决于RANGE引脚的定义。
AGND是模拟地,所有的模拟输入信号和外部参考信号都要用AGND。
DVcc是5V数字电源端。
VDRIVE是逻辑电源输入,该引脚的电压取决于内部参考电压,应接10μF或100μF的去耦电容器。
DGND是数字地,它是数字电路的参考点。
AVcc是模拟电压输入(4.5V-5.5V),它只给ADC的内核供电。
CONVSTA/B/C是转换使能逻辑输入,每对有其相关的CONVST信号,用来启动每对或每4个或6个ADC同步采样。
CS是片选信号,逻辑低电平时使能。
RD是读信号,逻辑低电平时使能。
WR/PEFEN/DIS是写数据/参考使能/非使能。
BUSY是忙信号输出,当转换开始时为高电平,并且在转换结束前一直为高电平。
SER/PAR是串行/并行选择输入信号。低电平时选择并行接口模式,高电平时选择串行接口模式。
DB[0]/SEL A是数据0位/选择输出A路。
DB[1]/SEL B是数据1位/选择输出B路。
DB[2]/SEL C是数据2位/选择输出C路。
DB[3]/DCIN C是数据3位,C路为菊花链式。
DB[4]DCIN B是数据4位/B路为菊花链式。
DB[5]/DCIN A是数据5位/A路为菊花链式。
DB[6]/SCLK是数据6位/串行时钟。
DB[7]/HBEN/DCEN是数据7位/高位使能/菊花链式使能。
DB[8]DOUTA是数据8位/串行数据输出A。
DB[9]/DOUTB是数据9位/串行数据输出B。
DB[10]/DOUTC是数据10位/串行数据输出C。
DB[11]/DGND是数据11位/数字地。
DB[12]、DB[13]、DB[15]是数据12位、数据13位、数据15位。
DB [14]/REFBUFEN/DIS是数据14位/参考缓冲使能(低电平时)/非使能(高电平时)。
RESET是复位信号输入。
RANGE是模拟输入范围选择输入信号。
VDO是正电源端。
Vss是负电源端。
H/S SEL是硬件/软件选择输入引脚。
W/B是字或字节模式选择。

3 AD7656的工作原理及系统构成
3.1AD7656的工作原理
AD7656是逐次逼近型转换器,包括1个比较器、1个模/数转换器、1个逐次逼近寄存器(SAR)和1个逻辑控制单元。转换中的逐次逼近是按对分原理由控制逻辑电路完成。其大致过程如下:启动转换后,控制逻辑电路首先把逐次逼近寄存器的最高位置1,其他置0,逐次逼近寄存器的这个内容经过模/数转换后得到约为满量程输出一半的电压值。这个电压值在比较器中与输入信号进行比较。比较器的输出反馈到模/数转换器,并在下一次比较前对其进行修正。在逻辑控制电路的时钟驱动下,逐次逼近寄存器不断进行比较和移位操作,直到完成最低有效位(LSB)的转换。这时逐次逼近寄存器的各位值均已确定,逐次逼近转换完成。

由于逐次逼近型模/数转换器在1个时钟周期内只能完成1位

相关IC型号

热门点击

 

推荐技术资料

泰克新发布的DSA830
   泰克新发布的DSA8300在一台仪器中同时实现时域和频域分析,DS... [详细]
版权所有:51dzw.COM
深圳服务热线:13751165337  13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!