位置:51电子网 » 技术资料 » 嵌入式系统

XMOS重新定义晶圆

发布时间:2008/5/27 0:00:00 访问次数:742

  初创企业寻求更新半导体技术与工艺的努力从未中断。当然,传统器件的缺点众所周知,asic 的开发昂贵,费时,并且风险大;assp接近大众,但是很难做到器件的差异化;fpga大量购买十分昂贵,并且编程十分困难。

  xmos semiconductor,一家位于英国bristol成立两年的无晶圆半导体公司, 正努力推动一种名为“软件定义晶圆”的新技术。在这种技术中,通用嵌入处理器核的多核阵列采用硬件多线程在严格实时限制下运行控制软件及应用软件。同时,另有单独的线程驱动芯片引脚仿真所要求i/o接口(以太网,usb,uart, i2c 等)。这种多核集成,多线程确定性,和软件定义i/o的组合使通用微处理器可执行soc功能,但是没有定制的加速软件或专属的i/o控制器。

  “软件定义晶圆”的基本概念并不是新的。几年前,ubicom(硅谷一家小公司)推出的芯片采用确定性硬件多线程来进行数据包处理和软件定义i/o。ubicom的masi (multithreaded architecture for software i/o)为标准晶圆产品带来更多的灵活性。 xmos希望将软件定义这一概念在集成度与性能方面(当然,还有销售业绩)提升到一个更高的水平。 至少一些xmos芯片将具有多核设计, 其可在运行实时操作系统和进行数字信号处理时,在软件中实现100mb/s以太网甚至更快的i/o接口。

  这次xmos对于其麾下的xcore微处理器架构透露甚少。直到7月,xmos才走出了秘密开发阶段,开始大致描述其技术。xmos计划在今年的更晚时候,当第一个晶圆从工厂到货后,透露更多细节。最早出产的芯片将是是采用标准90nmcmos工艺生产的多核芯片。xmos计划明年开始销售芯片,售价大概在1美元至10美元。这种价位,相对于assp和fpga将颇具竞争力。 此外,作为标准产品,他们可以使一些用户免去开发asic的需要。

  无需rtl或汇编语言

  xmos技术核心是特为硬件多线程,软件驱动i/o和高级语言设计的32-bitcpu专利架构。 尽管有些xmos工程师来自arm及其他处理器公司,xmos表示其cpu架构没有模仿任何已有架构, 其产品架构为全新设计,并为其任务进行了优化,此外xmos表示并不打算使用汇编语言或rtl语言编程。甚至设备驱动及其他xmos将提供的低级语言软件将以c,c++及 其衍生品xmos c(xc)编写。

  xc加入了时序描述,硬件i/o运算,硬件并行性,及符合ansi c标准的其它延伸。例如, xc允许程序员规定某一运算可以一固定间隔执行,比如每隔20ms。一种新选择语句与case语句类似,只是无论何时当芯片自i/o接口收到特定事件时,其向量将执行程序特定块。这些及其他延伸对于硬实时确定性及可编程i/o是必要的, 这也是软件定义晶圆的中心理念。图1示出了xc程序的一个实例。

图1 uart传输功能

  xc并没有像近来其他c变种(如system c)那样走的那么远。它仍是一种主要写软件的语言,而非描述硬件(除了i/o接口)。 程序员可以使用标准c或c++来写不要求严格时序的软件。实际上,如图2所示,按照程序的作用,一个典型的项目将具有以c, c++及xc所写的模块。xmos将提供新的软件开发工具, 其在基于单eclipse的集成开发环境中可以处理所有的程序。

图2

  在源代码中,程序员明确将线程指定给各种硬件i/o及软件任务。其效果为这些指定操作手工将xcore处理资源进行了分割。处理器保证每个线程的最低水平性能,这些线程在空闲时不消耗电力。在周期精确软件模拟器的帮助下,程序员可以在设计时决定特定i/o或软件任务是否达到了预期的性能。如果某一任务未能达到性能指标,程序员可为其指派附加的线程。如果即便是调动其所有线程后, 当前使用的xcore芯片仍无法完成所需性能,开发人员可选择更高性能的xcore芯片,该芯片拥有更多的处理器核或可运行于更高的频率。

  xmos正在开发软件库,其可帮助开发员实现常用的i/o接口及执行普通软件任务。xmos也正在尝试对xcore输出现有的软件库。在依赖严格时序的架构上保留可用高级语言的编程能力是xmos技术重要的一部份。我们将拭目以待xmos开发工具及程序库如何有效实现这一目标。

  硬件多线程至关重要

  为保证硬实时性能,xcore处理器采用硬件多线程,而不是传统的操作系统实现的多线程。实质上,硬件多线程是处理器级别的确定性时间片段。处理器可以对各种任务倾注特定量的执行时间。

  每个xcore处理器可以同时执行八个线程并且在每个时钟周期切换线程上下文。尽管xmos还没有发布xcore架构细节,但其他处理器通过为每个线程维持重复寄存器文件来实现硬件多线程。该处理器并非在上下文切换中保存并储存寄存器文件内容,而仅仅是改变指向合适注册文件的指针。对于从一个线程切换至另一线程并没有存储和回复的动作。xcore几乎肯定会采用这个技术。

 

  初创企业寻求更新半导体技术与工艺的努力从未中断。当然,传统器件的缺点众所周知,asic 的开发昂贵,费时,并且风险大;assp接近大众,但是很难做到器件的差异化;fpga大量购买十分昂贵,并且编程十分困难。

  xmos semiconductor,一家位于英国bristol成立两年的无晶圆半导体公司, 正努力推动一种名为“软件定义晶圆”的新技术。在这种技术中,通用嵌入处理器核的多核阵列采用硬件多线程在严格实时限制下运行控制软件及应用软件。同时,另有单独的线程驱动芯片引脚仿真所要求i/o接口(以太网,usb,uart, i2c 等)。这种多核集成,多线程确定性,和软件定义i/o的组合使通用微处理器可执行soc功能,但是没有定制的加速软件或专属的i/o控制器。

  “软件定义晶圆”的基本概念并不是新的。几年前,ubicom(硅谷一家小公司)推出的芯片采用确定性硬件多线程来进行数据包处理和软件定义i/o。ubicom的masi (multithreaded architecture for software i/o)为标准晶圆产品带来更多的灵活性。 xmos希望将软件定义这一概念在集成度与性能方面(当然,还有销售业绩)提升到一个更高的水平。 至少一些xmos芯片将具有多核设计, 其可在运行实时操作系统和进行数字信号处理时,在软件中实现100mb/s以太网甚至更快的i/o接口。

  这次xmos对于其麾下的xcore微处理器架构透露甚少。直到7月,xmos才走出了秘密开发阶段,开始大致描述其技术。xmos计划在今年的更晚时候,当第一个晶圆从工厂到货后,透露更多细节。最早出产的芯片将是是采用标准90nmcmos工艺生产的多核芯片。xmos计划明年开始销售芯片,售价大概在1美元至10美元。这种价位,相对于assp和fpga将颇具竞争力。 此外,作为标准产品,他们可以使一些用户免去开发asic的需要。

  无需rtl或汇编语言

  xmos技术核心是特为硬件多线程,软件驱动i/o和高级语言设计的32-bitcpu专利架构。 尽管有些xmos工程师来自arm及其他处理器公司,xmos表示其cpu架构没有模仿任何已有架构, 其产品架构为全新设计,并为其任务进行了优化,此外xmos表示并不打算使用汇编语言或rtl语言编程。甚至设备驱动及其他xmos将提供的低级语言软件将以c,c++及 其衍生品xmos c(xc)编写。

  xc加入了时序描述,硬件i/o运算,硬件并行性,及符合ansi c标准的其它延伸。例如, xc允许程序员规定某一运算可以一固定间隔执行,比如每隔20ms。一种新选择语句与case语句类似,只是无论何时当芯片自i/o接口收到特定事件时,其向量将执行程序特定块。这些及其他延伸对于硬实时确定性及可编程i/o是必要的, 这也是软件定义晶圆的中心理念。图1示出了xc程序的一个实例。

图1 uart传输功能

  xc并没有像近来其他c变种(如system c)那样走的那么远。它仍是一种主要写软件的语言,而非描述硬件(除了i/o接口)。 程序员可以使用标准c或c++来写不要求严格时序的软件。实际上,如图2所示,按照程序的作用,一个典型的项目将具有以c, c++及xc所写的模块。xmos将提供新的软件开发工具, 其在基于单eclipse的集成开发环境中可以处理所有的程序。

图2

  在源代码中,程序员明确将线程指定给各种硬件i/o及软件任务。其效果为这些指定操作手工将xcore处理资源进行了分割。处理器保证每个线程的最低水平性能,这些线程在空闲时不消耗电力。在周期精确软件模拟器的帮助下,程序员可以在设计时决定特定i/o或软件任务是否达到了预期的性能。如果某一任务未能达到性能指标,程序员可为其指派附加的线程。如果即便是调动其所有线程后, 当前使用的xcore芯片仍无法完成所需性能,开发人员可选择更高性能的xcore芯片,该芯片拥有更多的处理器核或可运行于更高的频率。

  xmos正在开发软件库,其可帮助开发员实现常用的i/o接口及执行普通软件任务。xmos也正在尝试对xcore输出现有的软件库。在依赖严格时序的架构上保留可用高级语言的编程能力是xmos技术重要的一部份。我们将拭目以待xmos开发工具及程序库如何有效实现这一目标。

  硬件多线程至关重要

  为保证硬实时性能,xcore处理器采用硬件多线程,而不是传统的操作系统实现的多线程。实质上,硬件多线程是处理器级别的确定性时间片段。处理器可以对各种任务倾注特定量的执行时间。

  每个xcore处理器可以同时执行八个线程并且在每个时钟周期切换线程上下文。尽管xmos还没有发布xcore架构细节,但其他处理器通过为每个线程维持重复寄存器文件来实现硬件多线程。该处理器并非在上下文切换中保存并储存寄存器文件内容,而仅仅是改变指向合适注册文件的指针。对于从一个线程切换至另一线程并没有存储和回复的动作。xcore几乎肯定会采用这个技术。

 

相关IC型号

热门点击

 

推荐技术资料

DFRobot—玩的就是
    如果说新车间的特点是“灵动”,FQPF12N60C那么... [详细]
版权所有:51dzw.COM
深圳服务热线:13692101218  13751165337
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!