基于现场可编程门阵列 (fpga) 核心的实施体现了先进的现代航空电子设计方法。这项技术具有多种优势,如废弃组件管理、降低设计风险、提高集成度、减小体积、降低功耗和提高故障平均间隔时间(mtbf)等,吸引着用户将原来的系统转移到此项技术。mil-std-1553 的市场可能随着这种趋势而繁荣起来 ;事实上,某些客户已经觉得这项技术的实施有点姗姗来迟。

　　mil-std-1553 核心带来了多种好处,它代表着彻底告别了 asic 传统。fpga 中加入一项知识产权核心,就获得了一种与众不同的特性,而成为一个非常专业的高级子系统。这为增强 mil-std-1553 的设计提供了千载难逢的机会。

　　系统设计面临的问题

　　由于竞争的压力和对最佳战斗性能无止境的追求,军用航空电子从简单、独立的设备发展到如今以每秒百万位乃至更快的速度交换信息的高级智能系统网络。这也带来了必须克服的许多设计问题（见表1）。

　　在要求高性能的军用设计中,每项设计都要减少空间、功耗和重量,满足这些要求至关重要。这项要求直接作用于芯片级别,单一芯片体积减小后对所需板卡的要求也会降低,从而降低了对封装外壳、固定元件、冷却器件甚至是电源的要求。同样,每多增加一个组件,都会增加一些引发故障的机会。减少芯片数量的设计必然有助于缓解这些问题。

　　废弃则是像 mil-std-1553 设计实施这类长期项目所面临的另一个问题。每个组件无论其是由世界最大的制造商提供,还是来自于产量较小的专业供应商,都存在着废弃的风险。单一来源的组件不但面临着被废弃的风险,还有个长期价格保护的问题,特别是那些从原有项目继承的设计,这个问题更为明显。对于已经部署的系统,由于所涉及的代价过高,应尽量避免由于废弃组件而重新对系统进行验证。

　　当系统架构师指定一种系统设计时,必然会存在架构无法正确实现的某种风险。一个非常典型的问题是：经常在设计过程中或架构确定很久之后（如在集成阶段）,才知道需求有所变化。这些变化一般都会增加对架构的要求,并提出一些关于设计的常见问题,如：设计足够灵活吗？能提供充分的处理能力吗？功能在硬件和软件之间是否得以有效且高效地进行了区分？能达到关键时间要求吗？

　　理想状况下,所选定的架构应功能强大、应用灵活,足以在初始部署阶段就将风险降到最低,并且提供了一个允许系统随着时间发展的平台。

　　理想条件下,一个 mil-std-1553 设计师可以采用传统的技术,使用有多个来源的 cots 组件来解决这些问题。这种由大量市场提供的组件在性价比上有明显的优势。

　　mil-std-1553 简介

　　请看一下数据传输路径,即图 1 中的 mil-std-1553 总线结构。mil-std-1553 是一种定义数据总线的电子和协议特点的军用标准。作为一种在军用和商用领域广泛应用超过 25 年之久的总线,并且符合 mil-std-1553 标准,它能以1mbit/s的速率高度精确、极为可靠地传输数据。

　　根据 mil-std-1553 标准的规定,总线结构由三个不同的硬件组成：

　　● 总线控制器——总线控制器是总线上唯一允许在数据总线上发出命令,并负责引导数据总线中数据流的硬件设备。如果同时有几个终端可以实现总线控制器的功能,同一时间内只能有一个处于活动状态。
　　● 总线监视器——总线监视器是一个可以监控总线上信息交换的终端。它可以用于飞行测试记录、飞行故障诊断、维护记录与任务分析,同时还可作为一个备用总线控制器,它有足够的信息可以接替总线控制器。然而,总线监视器是一个被动的设备,它不能报告所传输信息的状态。
　　● 远程终端——每个远程终端都包括在数据总线和子系统间传输数据所必须的电子器件和支持性中间件。对于 mil-std-1553,子系统就是所传输数据的发送者和接收者。这些终端不能作为总线控制器或总线监视器使用。

　　mil-std-1553 系统实施

　　像其它军用网络技术一样,航空电子市场中的 mil-std-1553 测试和仿真实施也经历了从庞大的 dec unibus 卡到 19 英寸的通过机架安装的组件,又发展到用于 vme 和 pci 系统上的较小、较为集成的多通道背板,现在又出现了更小、集成度更高的 pcmcia 接口。图 2 描述了专用的 mil-std-1553 asic 芯片制造商的实施从离散的协议和收发器芯片组精简到单一的体积小、功耗低的 asic 的发展过程。

　　过去,典型的 mil-std-1553 系统一般都由多个cots组件构成,mil-std-1553 i/o通常由单一来源的带有内部处理功能的 asic 提供,这种内部处理可提供消息处理与缓冲以及对 mil-std-1553 比特流进行编解码等。asic 中可能含有也可能没有向 mil-std-1553 总