摘　要：基于dsp实现mp3解码系统的设计，采用高性能的立体声音频codec芯片tlv320a ic23 作为音频信号数模转换，dsp的两个mcbsp与其连接，分别作为配置接口和音频数字接口，配置接口设置为sp i模式。usb与dsp接口实现mp3数据流与pc机之间的上传与下载，存取mp3文件方便，存储mp3文件的媒介选取大容量的存储设备cf卡，系统选用可编程逻辑器件cpld控制usb及cf卡的读写和片选。实验证明该系统可以高质量完成mp3解码、播放。

关键词：dsp；mp3；解码

　　随着数字视频和图像处理的发展，数字音频技术也正在提高，尤其是以iso / iec 为基础的mpeg技术。mp3是mpeg audio layerⅲ的缩写，它是hi - fi级音频压缩的国际标准。目前，市场上的mp3解码基本上都是采用专用芯片解码，采用专用芯片解码体积大，支持的音频格式有限。我们采用在dsp芯片上用c语言进行软解码，软解码比较灵活，可移植性好，易于升级，解码质量可通过软件参数设定，通用性好。

硬件系统结构

dsp的mp3解码系统硬件框图如图1所示，我们采用了低功耗的dsp芯片tms32vc5416进行软件解码，32m的cf卡作为存储mp3文件的媒介，usb接口作为与pc机进行通讯接口，传输数据速度快，可以在pc机下载、上传mp3，可编程逻辑器件cpld (选用epm7128sl84)用于产生cf卡与usb 接口芯片的片选以及控制其读写。

tms320vc5416定点dsp
ti公司的tms320vc5416 定点运算数字信号处理器(dsp) ，其功耗低，性能高，内部采用一种改进型的哈佛总线结构:一条程序总线，3条数据总线，数据总线宽度为16位。分开的数据和指令空间使该芯片具有高度的并行操作能力，在单周期内允许指令和数据同时存取，再加上其高度优化的指令集，使得该芯片具有很高的运算速度，最高可达160mips。

图1　系统的硬件框图

音频传输、播放系统
tlv320a ic23介绍
d /a采用tlv320a ic23 芯片，tlv320aic23 (以下简称aic23)是一款高性能的立体声音频codec芯片，内置耳机输出放大器，支持mic和line in两种输入方式(二选一) ，且对输入和输出都具有可编程增益调节。aic23 的模数转换(adcs) 和数模转换(dacs)部件高度集成在芯片内部，采用了先进的sigma-delta过采样技术，可以在8k到96k的频率范围内20、24 bit和32 bit的采样，adc和dac的输出信噪比分别可以达到90db 和100db。与此同时，aic23还具有很低的能耗，回放模式下功率仅为23 mw，省电模式下更是小于15uw。由于具有上述优点，使得aic23是一款非常理想的音频模拟i/o器件。

aic23与dsp的数字音频接口设计
　　dsp与aic23连接如图2 所示，利用usb1. 1接口器件pdiusbd12可编程的时钟频率输出12m作为立体声音频codec芯片aic23的时钟输入clk12m。aic23的配置接口支持iαc模式，也支持spi模式，系统采用dsp的一个mcbsp用spi模式跟aic23连接。
图2　tlv320a ic23与dsp连接图

　　dsp配置为主模式，aic23 配置为从模式。aic23 输出串行数据，dsp的mcbsp串口6个引脚使数据通路和控制通路与aic23 相连。数据由bdx0、bdr0 传输，同步信号的控制由bfsx0、bfsr0、bclkx0 来实现。数字音频接口采用dsp模式，该模式与ti公司dsp的mcbsp串口兼容，该模式时序如图3。由图知，在lrcin /lrcout信号的下降沿开始进行数据的传输，先左声道数据传输，然后右声道数据传输。

图3　a ic23的dsp模式时序

　　dsp需要处理来自和发向aic23的数据，从而达到采集和播放声音。mcbsp与cpu 通信用dma 方式，通过dma 收到或发送完一组单元，再给cpu 中断。采用dma的方式，即串口每发送或接收到一个单元，都会自动触发dma将其搬送到一个内部的buffer，等buffer满了再通过中断方式告诉cpu处理。在dma的中断服务程序中为了可靠可以把这个buffer的数据再拷贝到另一个待处理的空间，即两级buffer，然后置标志位，cpu在主程序中查询标志位然后作出相应的处理。dma 操作的buffer可以通过寄存器配置。

usb接口实现
　　usb接口采用高性能、并行总线的usb接口器件pd iusbd12 (以下简称d12) ，d12符合通用串行总线usb 1. 1 版规范，可与dsp微控制器实现高速并行接口[ 5 - 6 ] ，d12与dsp连接如图4所示。

图4　d12与dsp连接图

　　由cpld产生d12的片选、以及控制对d12的读写; ale接低电平，表示一个独立的地址和数据总线配置; d12 的a0 脚与dsp的a0相连，控制d12 的命令和数据状态。

cf卡接口设计
　　cf卡是一种小型化、大容量、低