brent przybus

　　二十多年来，fpga 为世人提供了最灵活、适应性极强、快速的设计环境。早期的 dsp 设计人员发现，可将一种可再编程的门海用于数字信号处理。如果把内置到 fpga 架构中的乘法器、加法器和累加单元结合起来，就可以利用大规模并行计算实现有效的滤波器算法。

　　在未加工频率性能方面的损失，通过并行计算得到了弥补，而且得远大于失，可谓“失之东隅，收之桑榆”；由此获得的 dsp 带宽完全可与替代方案媲美。随着时间的推移，乘法器和加法器的实施越来越高效。1998 年，xilinx 顺理成章推出了第一个集成于 virtex™-ii fpga 系列产品中的嵌入式乘法器。xilinx® virtex-ii 和 virtex-ii pro 系列产品深得人心，推动基于 fpga 的 dsp 更上层楼，打破了每秒十亿次 mac 运算的壁障。

　　在数字通讯、军事、国防、视频和图像市场需求的助推下，xilinx 进一步做出调整，成功应对了一系列独特挑战，使极大规模并行实施方式跨上又一个新台阶。随着乘法器和加法器性能和数量的增长，对功耗进行管理也变得越来越困难。

　　xilinx 的工程师们设计出了 dsp48 slice，使这一难题迎刃而解。dsp48 slice是一种超低功耗、高性能、全方位的数字信号处理元件，可方便地实现级联，而不占用任何 fpga 架构资源。此元件在 virtex-5 器件中得到进一步加强，并重新命名为 dsp48e slice，能支持更高的精度、simd（单指令多数据）操作、集成模式检测电路和逻辑单元。
对快速数据输入和系数存储器的需求促使 xilinx 构建起一个数字信息处理平台，其中的 dsp48e slice 含有率之大前所未见，并且拥有极其充裕的 block ram 和分布式 ram。作为画龙点睛之笔，xilinx 在此平台中使用了运行速度高达 3.125 gbps 的集成高速串行通道，在芯片上移入和移出数据变得更为快捷。风云际会，这些元件组合在一起，virtex-5 sxt 平台由此应运而生。

virtex-5 sxt 引擎 – dsp48e slice

　　想要理解 fpga 中数字信号处理的演变过程，必须回顾一下 dsp48e slice（见图 1），及其设计的三个主要方面。

　　• 集成乘法器和第二阶段。利用集成的二级加法器/减法器/累加器扩展乘法器的运算。现在，在单独一个 dsp48e slice 中，就可以执行最常见的 dsp 运算组合了。

　　• 紧缩实施。为了提高性能、降低功耗，各个 dsp48e slice 被设计成独立元件，然后通过接口像积木块一样连接到一起，而每一个 dsp48e slice 都包含独立于 fpga 架构的专用路径和缓冲。

　　• 全方位定制设计。xilinx 很早就确定，要实现高性能和低功耗，一个按照最新工艺尺寸度身打造的全方位定制设计是必不可少的。xilinx 设计团队与 arithmetica 通力协作，将乘法器和加法器电路 mathip 库加以集成，进一步提高了效率。

　　以这种设计为依托，dsp48e slice 的实施在性能和低功耗效率方面达到了前所未有的水平。virtex-5 器件中的 dsp48e slice 分别以高速 550 mhz、中速 500 mhz 和低速 450 mhz 运行。无论您单独使用一个 dsp48e slice 还是将所有 640 个 dsp48e slice 汇集到最大的 virtex-5 sxt 器件中，都可以达到这一性能（使用专用的级联逻辑实现每秒 3520 亿次乘法累积运算）。而且，实现这一令人叹为观止的性能，仅仅使用了 dsp48e slice，完全没有消耗逻辑或 fpga 路径资源。
这种专用的级联逻辑意味着能耗的计算是基于每一个 dsp48e slice 的，也即其运行速度和输入的翻转率。单个 dsp48e slice 的实测典型功耗为 1.38 mw/100 mhz。不难算出，假定 virtex-5 sx95t 器件中所有 640 个 slice 均以 550 mhz 运行，而翻转率为通常的 38%，则所有 dsp48e slice 的总体动态功耗为 4.92w。

低功耗、高性能设计技术

为了充分利用独特的 virtex-5 sxt 架构进行数字信号处理，建议遵循如下的简易指南：

　　• 实施能最大化使用 dsp48e slice 的滤波器算法。每一个 25 x 18 位的 dsp48e slice 都等同于 500 个以上可编程逻辑 slice，功耗为同等逻辑实施的 1/10，单独或链接运行速度高达 550 mhz。

　　• 利用 dsp48e slice 的所有功能。每一个 dsp48e slice 都可配置成独立的 25 x 18 乘法器，一个 25 x 18 位乘法器兼加法器/减法器/累加器，或者一个 48 x 48 位加法器或减法器。每一个 dsp48e slice 都支持 simd 运行以及对称或收敛圆整。

　　• 实施定点或浮点运算。dsp48e slice 不仅对于定点 fir、fft 或复杂的过滤器运算而言是理想的产品，25 x 18 的输入大小和级联路径还使我们可以使用两个 dsp48e slice 来实现高效的 24 x 24 无符号浮点运算。

在数字信号应用中使用 dsp48e slice

　　virtex-5 sxt 平台中 dsp48e slice、block ram、逻辑和数千兆位级收发器的独特结合，为 dsp 过滤器的应用提供了高成本效益、高性能、低功耗的解决方案。为了说明这一点