吉比特媒体独立接口是一种以太网接口，简称gmii（gigabit media independent interface）。简化的吉比特媒体独立接口称为rgmii（reduced gigabit media independent interface）。采用rgmii的目的是降低电路成本，使实现这种接口的器件的引脚数从22个减少到12个。本文主要介绍用莱迪思半导体公司的latticexp fpga实现rgmii至gmii的双向桥接功能，能在rgmii和gmii之间双向传送数据。

     latticexp将低成本的fpga结构和非易失、可无限重构的ispxp（expanded programmability：拓展了的可编程性）技术结合起来，能实现瞬时上电和单芯片应用，还具备出色的安全性。latticexp提供了一种用于替代基于sram的fpga和与之相关的引导存储器的低成本选择方案。由于新的latticexp器件采用了130纳米闪存硅处理工艺、优化的器件结构和专有的电路设计，其芯片尺寸比莱迪思过去的非易失fpga降低了80%以上。

     latticexp器件采用ispxp技术，该技术将sram和非易失的闪存结合起来，使fpga同时具备了非易失性和无限可重构性。非易失的可无限重构fpga，连同其瞬时上电的操作性能和安全的单芯片解决方案，有了这样一种fpga，用户就可以同时获得sram的无限可重构性和非易失性的众多优点。

     latticexp fpga器件结构的主要特点如下：

     ● 以易于综合的工业标准四输入查找表（lut）逻辑块为基础结构。

     ● 只有25%的逻辑块包含分布式内存，这一优化既满足了大多数用户对少量分布式内存的需求，又降低了成本。

     ● 由于器件拥有sysclock锁相环（pll）和内嵌模块ram（ebr），用户可将这些功能集成在fpga中，无需采用离散元器件，进一步降低了成本。

    　　● 先进的sysi/o缓冲器支持lvcmos、lvds、lvttl、pci以及sstl和hstl等标准，便于轻松高效地连接业界最流行的总线标准。莱迪思精心选择了这些标准，以最大程度地拓展应用范围并减小芯片面积。

     ● latticexp器件中有专门用来简化ddr存储器接口的电路，为这类fpga提供高性能、一体化、信号完整性和易于设计的特性。

     latticexp器件结构如图1所示，器件的中间是逻辑块阵列，器件的四周是可编程i/o单元（program i/o cell，简称pic）。在逻辑块的行之间分布着嵌入式ram块（sysmem embedded block ram，简称ebr）。

     pfu阵列的左边和右边，有非易失存储器块。在配置模式，通过ieee 1149.1口或sysconfig外部口对非易失存储器块编程。上电时，配置数据从非易失存储器块传送至配置sram。采样这种技术，就不再需要昂贵的外部配置存储器，设计没有未经许可的读回风险。数据从配置数据经宽总线从非易失存储器块传送至配置sram，这个过程只有数毫秒时间，提供了能容易地与许多应用接口的瞬时上电能力。

    器件中有两种逻辑块：可编程功能单元（programmable function unit，简称pfu）；无ram的可编程功能单元（programmable function unit without ram，简称pff）。pfu包含用于逻辑、算法、ram/rom和寄存器的积木块。pff包含用于逻辑、算法、rom的积木块。优化的pfu和pff能够灵活、有效地实现复杂设计。器件中每行为一种类型的积木块，每三行pff间隔就有一行pfu。

    每个pic块含有两个具有sysio接口的pio对。器件左边和右边的pio对可配置成lvds发送、接收对，sysmem ebr是大的专用快速存储器块，可用于配置成ram或rom。pfu、pff、pic和ebr块以行和列的形式分布呈二维网格状，如图1所示。这些块与水平的和垂直的布线资源相连。软件的布局、布线功能会自动地分配这些布线资源。系统时钟锁相环（pll）在含有系统存储器块行的末端，这些pll具有倍频、分频和相移功能，用于管理时钟的相位关系。每个latticexp器件提供多达4个pll。该系列中每个器件都带有内部逻辑分析仪（isptracy）的jtag口。系统配置端口允许串行或者并行器件配置。latticexp器件能工作于3.3v、2.5v、1.8v和1.2v的电压，易于集成至整个系统。

    桥接吉比特媒体独