多路读写的SDRAM接口设计
发布时间:2008/5/27 0:00:00 访问次数:505
摘要：介绍sdram的主要控制信号和基本命令时序，提出一种应用于解复用的支持多路读写的sdram接口设计，为需要大容量存储器的电路设计提供了新思路。
关键词：sdram 解复用 接口存储器是容量数据处理电路的重要组成部分。随着数据处理技术的进一步发展，对于存储器的容量和性能提出了越来越高的要求。同步动态随机存储器sdram（synchronous dynamic random access memory）因其容量大、读写速度快、支持突发式读写及相对低廉的价格而得到了广泛的应用。sdram的控制比较复杂，其接口电路设计是关键。
本文首先介绍sdram的主要控制信号和基本命令；然后介绍接口电路对sdram的主要操作路径及操作过程，应用于解复用的sdram接口电路的设计方法；最后给出了实现结果。
1 sdram的主要控制信号和基本命令
sdram的主要控制信号为：
·cs：片选使能信号，低电平有效；
·ras：行地址选通信号，低电平有效；
·cas：列地址选通信号，低电平有效；
·we：写使能信号，低电平有效。
sdram的基本命令及主要控制信号见表1。
表1 sdram基本操作及控制信号
命 令 名 称
cs
ras
cas
we
命令禁止（nop:command inhibit）
h
x
x
x
空操作（nop：no operation）
l
h
h
h
激活操作（act：select bank and active row）
l
l
h
h
读操作（read：select bank and column,and start read burst）
l
h
l
h
写操作（write：select bank and column,and start write burst）
l
h
l
l
突发操作停止（btr：burst terminate）
l
h
h
l
预充电（pre：deactive row in bank or banks）
l
l
h
l
自动刷新或自我刷新（ref：auto refresh or self refresh）
l
l
l
h
配置模式寄存器（lmr：load mode register）
l
l
l
l所有的操作控制信号、输入输出数据都与外部时钟同步。
2 接口电路对sdram的主要操作路径及操作过程一个完备的sdram接口很复杂。由于本文的sdram接口应用于解复用，处理的事件相对来说比较简单，因而可以简化设计而不影响性能。接口电路sdram的主要操作可以分为：初始化操作、读操作、写操作、自动刷新操作。
（1）初始化操作
sdram上电一段时间后，经过初始化操作才可以进入正常工作过程。初始化主要完成预充电、自动刷新模式寄存器的配置。操作过程如图1所示。
（2）读写操作
读写操作主要完成与sdram的数据交换。读操作过程如图2所示，写操作过程如图3所示。
（3）刷新操作
动态存储器（dynamic ram）都存在刷新问题。这里主要采用自动刷新方式，每隔一段时间向sdram发一条刷新命令。刷新过程如图4所示。
3 接口电路的设计
（1）解复用电路
本解复用电路主要完成将1路高速数据流解复用为4路数据流，其结构框图如图5所示。1路数据流进入解复用器后，经过sdram缓冲，解复用为4路数据流。
由于要解复用为4路数据流，为了充分利用时隙，满足高速的要求，采用4个bank的sdram，各路数据缓冲对应不同的bank。为简化设计，数据流1的缓冲区定为bank0，数据流2的缓冲区定为bank1，数据流3的缓冲区定为bank2数据流4的缓冲区定为bank3。对于每路数据实际上是以高速率集中写入，然后以低速率均匀读出。
由于进行的是解复用，因此写入的数据只有1路，但是有可能4路数据同时都要读出。所以对于4路数据流，其读写地址和读写使能信号是分开的。
（2）sdram接口电路的时序控制
高速数据流的速率为3m字节/秒，采用的系统时钟为20倍的字节时钟。送入sdram的时钟为60mhz系统时钟。在一个字节时钟内对sdram的操作最多有5次（1次读，4次写），而且为了
摘要：介绍sdram的主要控制信号和基本命令时序，提出一种应用于解复用的支持多路读写的sdram接口设计，为需要大容量存储器的电路设计提供了新思路。
关键词：sdram 解复用 接口存储器是容量数据处理电路的重要组成部分。随着数据处理技术的进一步发展，对于存储器的容量和性能提出了越来越高的要求。同步动态随机存储器sdram（synchronous dynamic random access memory）因其容量大、读写速度快、支持突发式读写及相对低廉的价格而得到了广泛的应用。sdram的控制比较复杂，其接口电路设计是关键。
本文首先介绍sdram的主要控制信号和基本命令；然后介绍接口电路对sdram的主要操作路径及操作过程，应用于解复用的sdram接口电路的设计方法；最后给出了实现结果。
1 sdram的主要控制信号和基本命令
sdram的主要控制信号为：
·cs：片选使能信号，低电平有效；
·ras：行地址选通信号，低电平有效；
·cas：列地址选通信号，低电平有效；
·we：写使能信号，低电平有效。
sdram的基本命令及主要控制信号见表1。
表1 sdram基本操作及控制信号
命 令 名 称
cs
ras
cas
we
命令禁止（nop:command inhibit）
h
x
x
x
空操作（nop：no operation）
l
h
h
h
激活操作（act：select bank and active row）
l
l
h
h
读操作（read：select bank and column,and start read burst）
l
h
l
h
写操作（write：select bank and column,and start write burst）
l
h
l
l
突发操作停止（btr：burst terminate）
l
h
h
l
预充电（pre：deactive row in bank or banks）
l
l
h
l
自动刷新或自我刷新（ref：auto refresh or self refresh）
l
l
l
h
配置模式寄存器（lmr：load mode register）
l
l
l
l所有的操作控制信号、输入输出数据都与外部时钟同步。
2 接口电路对sdram的主要操作路径及操作过程一个完备的sdram接口很复杂。由于本文的sdram接口应用于解复用，处理的事件相对来说比较简单，因而可以简化设计而不影响性能。接口电路sdram的主要操作可以分为：初始化操作、读操作、写操作、自动刷新操作。
（1）初始化操作
sdram上电一段时间后，经过初始化操作才可以进入正常工作过程。初始化主要完成预充电、自动刷新模式寄存器的配置。操作过程如图1所示。
（2）读写操作
读写操作主要完成与sdram的数据交换。读操作过程如图2所示，写操作过程如图3所示。
（3）刷新操作
动态存储器（dynamic ram）都存在刷新问题。这里主要采用自动刷新方式，每隔一段时间向sdram发一条刷新命令。刷新过程如图4所示。
3 接口电路的设计
（1）解复用电路
本解复用电路主要完成将1路高速数据流解复用为4路数据流，其结构框图如图5所示。1路数据流进入解复用器后，经过sdram缓冲，解复用为4路数据流。
由于要解复用为4路数据流，为了充分利用时隙，满足高速的要求，采用4个bank的sdram，各路数据缓冲对应不同的bank。为简化设计，数据流1的缓冲区定为bank0，数据流2的缓冲区定为bank1，数据流3的缓冲区定为bank2数据流4的缓冲区定为bank3。对于每路数据实际上是以高速率集中写入，然后以低速率均匀读出。
由于进行的是解复用，因此写入的数据只有1路，但是有可能4路数据同时都要读出。所以对于4路数据流，其读写地址和读写使能信号是分开的。
（2）sdram接口电路的时序控制
高速数据流的速率为3m字节/秒，采用的系统时钟为20倍的字节时钟。送入sdram的时钟为60mhz系统时钟。在一个字节时钟内对sdram的操作最多有5次（1次读，4次写），而且为了
相关技术资料- 7-12PWM输入功率驱动器工作原理
- 7-12隔离式 DC/DC 变换器和模块优势特征
- 7-12解读集成4 个高效降压 DC/DC 变换器
- 7-12数字隔离功能全集成 DC/DC 电源变换器简述
- 7-12集成低噪声电流输入模数转换器 (ADC)应用详解
- 7-12128 通道20 位电流数字转换器应用探究
- 7-11最新12kW量产电源参考设计简述
- 7-11第三代快速碳化硅MOSFET技术参数应用
- 7-11800 V高压直流 (HVDC)全新架构电源系统
- 7-11串行千兆位媒体独立接口（SGMII和RGMII）
- 7-11Analog Devices ADIN3310应用详情
- 7-11干簧传感器MK17系列应用详解
- 相关IC型号
公网安备44030402000607
