摘要：pci9656是plx公司推出的一种64位、66mhz的pci接口电路。具有灵活的连接性能和高性能的i/o加速器特性，用于pci、compact pci和嵌入式主机设计。文中主要介绍pci9656的功能、特点及应用，给出具体应用实例，同时指出应用中需注意的问题。

    关键词：pci；总线；局部总线；pci9656

    引言

    pci总线是目前应用最广泛、最流行的一种高速同步总线，具有32bit总线宽度，总线时钟频率为0~33mhz，最大传输速率可达132mbyte/s，且可扩展为64位、66mhz主频。该总线的最大数据传输速率达528mb/s，远远大于isa总线5mbyte/s的速度。pci总线与cpu无关，与时钟频率也无关，因此可以应用于各种平台，支持多处理器和并发操作。

    pci总线协议比较复杂，因此它的接口电路实现起来也比较困难。它不但有严格的同步时序要求，而且这了实现即插用和自动配置，pci接口还要有许多的配置寄存器。对于一般的设计者来说，为了缩短开发周期，没有必要设计所有的接口逻辑，只要利用通用pci接口电路就能很好的进行开发设计，从而大大减轻了工作难度。

    目前，业界基于32位pci总线使用较多的接口芯片是amcc公司的s59xx系列和plx公司的plx系列。而现有普通计算机公司均已采用32位架构，系统的内存寻址能力已达到4gb，因此，32位pci总线已经不能满足日益庞大的数据处理需要。鉴于英特尔公司推出的itanium处理器直接从32位跃升到64位，因此，开发基于64位pci总线的接口设备显得尤为重要。下面介绍一款plx公司的基于64位pci总线的pci9656型接口电路。

    1 pci9656概述

    pci9656是plx公司为扩展适配板卡推出的能提供混合高性能pci总线目标模式的接口电路，该接口电路可提供用于适配卡的小型高性能64位pci总线目标接口。pci9656的内部结构框图如图1所示。它的主要特点如下：

    ●符合pci v 2.2协议，支持64位、66mhz时钟pci总线，特别适用于pci总线外设产品开发。

    ●采用plx数据流水线架构（data pipe architecture）技术，配有dma引擎、可编程直接主控或者直接从属数据传输模式以及pci信息传输功能。

    ●具有pci优先判决器，可以支持7个外部主控器。

    ●可以由2个局部总线中断信号linti和linto生成一个pci中断信号inta。

    ●局部时钟与pci时钟异步工作，允许局部总线独立于pci时钟工作。

    ●支持多路复用和非多路复用的8位、16位和32位66mhz时钟局部总线。

    ●可直接生成所有的控制、地址和数据信号以驱动pci总线，不需要额外驱动电路。

    ●可通过消息管理系统i/o，并提供2种方式选择，一是通过邮箱寄存器和门铃寄存器，二是通过所提供的i2o接口。

    ●寄存器pci9054寄存器兼容，可容易地进行基于32位pci总线与基于64位pci总线的软件移植。

    2 pci9656的功能

    pci9656可用来为非pci设备和pci总线提供数据通道。下面介绍具体操作功能。

    2.1 初始化

    在上电时，pci总线的rst信号将pci9656的内部寄存器设置为缺省值，同时，pci9656输出局部复位信号（lreset）并检查eeprom是否存在。如果系统上装有eeprom且该eeprom的第一个16字节非空，则pci9656将根据eeprom内容设置内部寄存器，否则设为缺省值。

    2.2 复位

    pci总线的rst信号有效时，整个pci9656将复位，同时，输出lreset局部复位信号。另外pci总线上的主控设备也可以通过设置寄存器中的软件复位比特来对pci9656进行复位，但是主控设备只能访问配置寄存器而不能访问局部总线。所以，pci9656公一直保持这种复位状态直到pci主控设备清除软件复位比特。

    2.3 串行存储器接口（eeprom）

    复位后，pci9656将开始读串行eeprom，start为0表示eeprom存在。此时若该eeprom的第一个字（16bit）既不为“全1”（eeprom为空）也不为“全0”（eeprom不存在），pci9656将用它进行配置。如start为1，表示eeprom不存在或eeprom为空，pci9656采用缺省值配置。