浮点FFT核外接存储器接口允许无限制的变换大小
发布时间:2021/1/25 8:25:58 访问次数:498
新的快速富立叶变换(FFT)浮点IP核,用来优化该公司的有嵌入数字信号处理(DSP)区块的Stratix FPGA系列。该IP核和IEEE 754兼容,使产品开发者能设计需要FFT处理功能的应用在军事,工业和医疗系统。
浮点FFT核和定点FFT核相比,在动态范围和简化系统设计上有更大的优点。Stratix DSP区块,能以超过250MHz的速度直接支持36x36个乘法器,在实现浮点功能上有重要意义的优点。
新核已经用ModelSim软件V 5.6A和Quartus II V2.2合成软件证明。
配置:Dual Common Cathode Vf - 正向电压:1.5 V 最大浪涌电流:125 A Ir - 反向电流 :10 uA 恢复时间:50 ns 最小工作温度:- 55 C 最大工作温度:+ 150 C 封装:Tube 高度:8.89 mm 长度:10.54 mm 产品:Rectifiers 宽度:4.7 mm 商标:Vishay General Semiconductor Pd-功率耗散:- 产品类型:Rectifiers 1000 子类别:Diodes & Rectifiers 单位重量:6 g
新的Stratix有7Mb的片上存储器,能在内部存储器上实现很大的FFT。此外,两种可用的核版本支持外接存储器接口,允许无限制的变换大小。
这种新核包括一套完整的基于MATLAB的实用程序,能用来产生和分析ModelSim软件仿真和Quartus II V2.2合成软件的测试标准。
Altera公司换提供一套和IEEE 754兼容的免费的运算符,包括乘法器和加法器/减法器,支持单一的或扩展的格式。IEEE 754兼容的乘法器可用单一的Stratix DSP区块来实现,大约200逻辑元件。
(素材来源:eccn和ttic.如涉版权请联系删除。特别感谢)
新的快速富立叶变换(FFT)浮点IP核,用来优化该公司的有嵌入数字信号处理(DSP)区块的Stratix FPGA系列。该IP核和IEEE 754兼容,使产品开发者能设计需要FFT处理功能的应用在军事,工业和医疗系统。
浮点FFT核和定点FFT核相比,在动态范围和简化系统设计上有更大的优点。Stratix DSP区块,能以超过250MHz的速度直接支持36x36个乘法器,在实现浮点功能上有重要意义的优点。
新核已经用ModelSim软件V 5.6A和Quartus II V2.2合成软件证明。
配置:Dual Common Cathode Vf - 正向电压:1.5 V 最大浪涌电流:125 A Ir - 反向电流 :10 uA 恢复时间:50 ns 最小工作温度:- 55 C 最大工作温度:+ 150 C 封装:Tube 高度:8.89 mm 长度:10.54 mm 产品:Rectifiers 宽度:4.7 mm 商标:Vishay General Semiconductor Pd-功率耗散:- 产品类型:Rectifiers 1000 子类别:Diodes & Rectifiers 单位重量:6 g
新的Stratix有7Mb的片上存储器,能在内部存储器上实现很大的FFT。此外,两种可用的核版本支持外接存储器接口,允许无限制的变换大小。
这种新核包括一套完整的基于MATLAB的实用程序,能用来产生和分析ModelSim软件仿真和Quartus II V2.2合成软件的测试标准。
Altera公司换提供一套和IEEE 754兼容的免费的运算符,包括乘法器和加法器/减法器,支持单一的或扩展的格式。IEEE 754兼容的乘法器可用单一的Stratix DSP区块来实现,大约200逻辑元件。
(素材来源:eccn和ttic.如涉版权请联系删除。特别感谢)