整套DDFS使用两个评估板实现，一个支持DSP处理器，一个适用于采用AD1955 DAC进行模拟信号重构。选择第2代SHARC ADSP-21161N 评估板的原因在于其可用性、易用性，以及适合任何音频应用的精简配置。

目前仍在量产的ADSP-21161N于不久之前设计，支持工业高端消费电子和专业音频应用，提供高达110 Mips和660 MFlops，或220 MMACS/s容量。与最新一代的SHARC处理器相比，ADSP-21161N最大的不同在于它采用较短的3级指令管道、一个片内1 Mb三端口RAM，以及数量更少的外设。

精准信号音生成器的最后和最关键的级基于AD1955评估板，该板必须从软件NCO提供的样本中，以完全还原的方式重构模拟信号。这个评估板带有一个抗混叠滤波器（AAF），优化音频带宽来满足Nyquist标准，除了常用的S/PDIF或AES-EBU接收器外，还配有两个串行音频接口，用于支持PCM/I2S和DSD数字流。

PCM/I2S串行链路连接器用于将AD1955 DAC板连接到ADSP-21161N EVB的串行端口1和3连接器。这两个板都可以配置为采用I2S PCM或DSP模式，以48 kSPS、96 kSPS或192 kSPS采样速率运行。DSP串行端口1生成左右通道数据、字选择或左/右帧同步，以及双频DAC的数字输入接口所需的SCK位时钟信号。

串行端口3仅用于生成运行DAC内插滤波器和Σ-Δ调制器所需的DAC主时钟MCLK，调制器以比输入采样频率（48 kSPS）快256倍（默认）的速度运行。由于所有DAC时钟信号都由DSP生成，所以使用Crystek提供的超低噪声振荡器CCHD-957替代了板原有的低成本爱普生时钟振荡器。其相位噪声在1 kHz下可能低至-148 dB/Hz，适用于24.576 MHz输出频率。

有源I/V转换器必须用于在恒共模电压下（通常为2.8 V）保持AD1955电流差分输出，以最大限度减少失真。像AD797 这样的超低失真和超低噪声的高精度运算放大器能够满足此需求，还可用于处理模拟信号重构。 

由于两个差分输出由DSP分别处理，因此选择了具有AAF拓扑结构的立体声输出配置，而不是单声道模式。这个AAF使用LTspice XVII进行仿真。

由于滤波器的最后一部分是无源的，所以应该像最近推出的ADA4945 那样增加一个有源差分缓冲级。这种具备低噪声、超低失真、快速建立时间特性的全差分放大器是近乎完美的驱动任何高分辨率SAR和Σ-Δ ADC的DAC配件。ADA4945具有相对较大的共模输出电压范围和出色的直流特性，可以提供出色的输出平衡，有助于抑制偶数阶谐波失真产品。

(素材：chinaaet.如涉版权请联系删除）