NoC为FPGA提供了以下几项重要优势：

大幅提高设计性能，解决一些高性能应用如400G以太网的性能瓶颈：通常在数据流经过400G以太网MAC解包以后会是一个超高位宽且需要运行在很高频率的处理，这在传统FPGA逻辑单元里面是无法实现的，而NoC就能解决性能瓶颈。我们会在后续文章具体说明。

NoC是在传统可编程逻辑之外额外增加的走线资源，所以在高资源占用设计中可以降低布局布线拥塞的风险。

NoC包含了异步时钟转换，仲裁控制等逻辑，可以去替代传统的逻辑去做高速接口和总线管理等，所以利用NoC可以简化用户设计节省一部分传统资源(LE、FIFO和布线等)的使用。

NoC部分是ASIC固化逻辑，功耗比传统的FPGA可编程逻辑实现要低很多。

制造商

Texas Instruments

制造商零件编号

OPA2277UA/2K5

描述

IC OPAMP GP 1MHZ 8SOIC

对无铅要求的达标情况/对限制有害物质指令(RoHS)规范的达标情况 无铅/符合限制有害物质指令(RoHS)规范要求

湿气敏感性等级 （MSL） 3（168 小时）

详细描述 通用-放大器-pval-2094-电路-8-SOIC

放大器类型 通用

电路数 2

输出类型 -

压摆率 0.8V/μs

增益带宽积 1MHz

电流 - 输入偏置 500pA

电压 - 输入失调 20μV

电流 - 电源 790μA

电流 - 输出/通道 35mA

电压 - 电源，单/双（±） 4V ~ 36V，±2V ~ 18V

工作温度 -40°C ~ 85°C

安装类型 表面贴装

封装/外壳 8-SOIC（0.154"，3.90mm 宽）

供应商器件封装 8-SOIC

利用NoC可以实现真正的模块化设计。传统高端FPGA设计通常是需要一个FPGA工程师团队来完成，每个工程师设计自己模块，在FPGA整个芯片里调试验证自己模块，然后再把各个模块连接成更大的完整设计，这时候会由于资源占用上升，通常需要花很多时间去优化布局甚至去修改设计以达到目标性能。

在Achronix Speedster7t 中可以让模块之间通过NOC互联，再借助对于单个模块功能性能调试完成后固定布局技术，甚至可以达到NoC互联后整体设计不需要额外联调的可能。这样可以大幅减少研发工作量和时间。

Speedster 7t FPGA上的二维片上网络（2D NoC）不是由可编程逻辑搭建，而是固化的ASIC逻辑实现，固定运行频率为2GHz，每一行或者每一列的NoC都可以作为两个单向256位实现双向的通路，所以每个方向可提供512Gbps的带宽，整个网络总带宽则能达到27Tbps。

下面的表格列出了Speedster 7t FPGA中NoC的特性。