HLMP-0800组合逻辑电路的输出状态只决定同一时刻的输入状态，它可由逻辑门电路以及可编程器件(PLD)等组成。

分析组合逻辑电路的目的是确定已知电路的逻辑功能，其步骤大致是：写出各输出端的逻辑表达式 → 化简和变换逻辑表达式→列出真值表→确定功能．

设计组合逻辑电路的目的是根据提出的实际问题,设计出逻辑电路。设计步骤大致是:明确逻辑功能→列出真值表→写出逻辑表达式-→逻辑化简和变换→画出逻辑图。

典型的中规模组合逻辑器件包括编码器、译码器、数据选择器、数值比较器、加法器和算术逻辑运算单元等。这些组合逻辑器件除了具有其基本功能外,通常还具有输入使能、输出使能、输入扩展、输出扩展功能,使其功能更加灵活,便于构成较复杂的逻辑系统。

应用组合逻辑器件进行组合逻辑电路设计时,所应用的原理和步骤与用门电路时基本一致,但也有其特殊之处。

对逻辑表达式的变换与化简应尽可能与组合逻辑器件的形式一致,而不是尽量简化。

设计时应考虑充分利用器件本身的功能。同种类型的器件有不同的型号,在满足设计要求的前提下,尽量选用简单的器件,器件数也尽可能少。

如果只需一个组合器件就可以满足要求,则需要对有关使能、扩展或者多余输入端等作适当的处理。如果一个组合器件不能满足设计要求,则需要对组合器件进行扩展,直接将若干个器件组合或者由适当的逻辑门将若干个器仵组合起来。

可编程逻辑器件(PLD)由用户定义和设置逻辑功能,可以实现各种组合逻辑电路。其特点是结构灵活、集成度高、速度快和可靠性高等。

用verilog对组合逻辑电路建模时有三种不同的描述风格,即门级建模、数据流建模和行为级建模。

组合逻辑电路的分析

4.1.1 写出如图题4.1.1所示电路对应的真值表。

组合逻辑电路及输人波形(A、B)如图题4,1.2所示,试写出输出端的逻辑表达式并画出输出波形。

设有四种组合逻辑电路,它们的输人波形(⒕、B、C、D)如图题4.1.3(a)所示,其对应的输出波形为W、 X、 y、 z,如图4.1.3(b)所示 ,试分别写出它们的简化逻辑表达式 。

试分析图题4.1.4所示逻辑电路的功能 。

逻辑电路如图题4.1.5所示 ,试分析其逻辑功能 。

试分析图题4.1.6所示逻辑电路的功能 。

分析图题4.1.7所示逻辑电路的功能 。