在这个日趋复杂的世界，对于嵌入式处理器的要求也愈来愈高。去年也许使用128k的程序及4个实时处理绪列便足以执行应用程序，但是今年的产品规格已将所需内存提升为两倍，中断处理提高为三倍。要处理的信息本质似乎非常稳定，其实远比您想象的还要多！去年的微控制器必须在两个通信总线上处理25笔4位的信息，而今年已经必须要在4个通信总线上处理200笔4位的信息。在面对这种不断升高的工作负荷时，自然倾向寻求更强大的处理器来执行工作。一般来说处理器效能的传统趋势是提升速度及数据总线，所以一个8位处理器可从8mhz提升到16mhz，一个16位的装置升级为一个32位的装置。但是，两种作法都必须付出应用上的成本。更快的装置可能消耗更多的电力，而且较不符合emc的要求，更大的位宽度则会造成先前的软件投资优势尽失，并导致更多的冗余(例如使用32位的缓存器来处理4位的资料)。

    飞思卡尔半导体了解这个持续的趋势，因此在其新研发的s12x架构中采用创新的方法，可兼顾效能的提升与向后兼容性，并专注在效能提升的问题。这个新设计可在需要之处提升处理器的效能，也就是能实时处理信息。

    动态内存存取(dma)

    改善系统实时效能的一个熟知的方法是，额外提供一个逻辑模块，在事件发生时产生响应，并允许处理器在较方便的时间来处理信息。这个dma控制器通常将传送到模块的信息复制到内存(ram)，并允许已处理的信息自动从内存移到外部外围装置。所有这些工作皆独立于目前的cpu活动－详见图1。这种方式肯定有所助益，但其效益仅限于延迟必然发生的事件，cpu还是得在某一时间处理信息。s12x采用一个根本的方法，即提供“智能型dma”控制器，不只移动资料，同时直接执行所有的处理工作。如图2所示，这个新的xgate可以从外围装?d撷取信息，连同其它资料(例如内存中的资料)一并处理，然后传送到另一个外围装置，其间完全不需cpu的介入。

   &nbsgate

   &nbsgate控制器已完全整合到新推出的mc9s12xdp512微控制器－畅销的飞思卡尔半导体s12家族最新成员。xgate是一个可程序的16位risc核心，极适用于实时及dma类型运作。与s12x装置的整合意谓从微控制器的任何一个外围装置传来的中断都可以由主cpu或xgate处理。xgate可以： 读写所有外围装置及内存；读取闪存(flash)中的信息；可设定以执行复杂的工作。

    为了让xgate达到最大效能，其主要程序通常储存位于内存中。这使得80mhz的时脉可应用于控制器，相对于s12x cpu只需使用40mhz。而且，s12x架构不同于传统的dma，可保证xgate每一个cpu周期至少可存取内存一次。

   &nbsgate编程

    如要让“智能型dma”更为实用，必须使它容易编程。在理想的环境下，软件工程师应该能够导入以c语言编写的既有程序代码，并针对dma重新组译。基于这个原因，xgate选择16位risc机器作为程序撰写模式，并有适用于c语言程序的指令集。

    一般的系统完整性检查系透过crc16计算，也就是对一组资料模块进行多项式计算，并透过产生最终检核码的值，来确认内存内容符合预期。这种算法可利用周期性的中断来呼叫。飞思卡尔s12 mcu的这种算法之典型建置如图3所示。在s12x上，此一算法可在xgate定期重新组译及执行，其好处是系统设计者可在cpu上执行更多处理，却不会降低系统检查的效益。xgate不仅释放cpu给其它活动，同时还使这个简单算法的执行时间，获得了4倍的惊人改善。这也让设计者可以在相同期间所执行的crc演算次数高4倍，藉此改善系统的自我检查能力。值得注意的是，这项革命性的架构方法，仅透过简单的重新组译及重新导向周期性的中断，便可带来这些重大的优点。

    s12x的自动化应用

    大多