程序包用来单纯罗列VHDL语言中所要用到的信号定义、常数定义、数据类型、元件D-150-0174CS2902语句、函数定义和过程定义等，它是一个可编译的设计单元，也是库结构中的一个层次。使用程序包时，可以用USE语句说明。例如：

   USE  IEEE.STD LOGIC 1164.ALL;

该语句表示在VHDL程序中要使用名为STD LOGIC 1164的程序中所有定义或说明项。

   一个程序包由两大部分组成：包头(Header)和包体(Package Body)，其中包体是一个可选项，也就是说，程序包可以只由包头构成。一般包头列出所有项的名称，而在包体具体给出各项的细节。

   程序包的结构为：

   PACKAGE程序包名IS

   [说明语句]；

   END程序包名；

   )包头

   PACKAGE BODY程序包名IS

   [说明语句]；

   END BODY;

   下面是一个程序包的例子：

   )包体

   一一包头说明

   PACKAGE Logic IS

   TYPE Three_level_logic IS(’0’,'L',’Z’);

   CONSTANT Unknown_Value:Three_level_logic:= 'O';

   FUNCTION Invert (input:Three_level_logic) RETURN        Three_level_logic;

    END Logic;

   包体说明

   PACKAGE BODY Logic IS

   一一如下是函数的子程序体

   FUNCTION Invert (input:Three_level_logic) RETURN      Three_level_logic;

   BEGIN

   CASE input IS

   WHEN 'O'=>RETURN '1';

   WHEN '1'=>RETURN '0';

   WHEN 'Z'=>RETURN 'Z';

   END CASE;

   END Invert;

   END Logic;